轉(zhuǎn)矩的測量對各種機(jī)械產(chǎn)品的研究開發(fā)、測試分析、質(zhì)量檢驗(yàn)、安全和優(yōu)化控制等工作有重要的意義。現(xiàn)有的轉(zhuǎn)矩傳感器一般結(jié)構(gòu)復(fù)雜，制造安裝困難。本文介紹了一種結(jié)構(gòu)簡單，測量精度高的新型轉(zhuǎn)矩傳感器——基于FPGA和單片機(jī)的光柵轉(zhuǎn)矩傳感器。 本文主要工作包括： 1、介紹了當(dāng)前轉(zhuǎn)矩傳感器的發(fā)展現(xiàn)狀，分析了各種類型轉(zhuǎn)矩傳感器的特點(diǎn)和存在的不足。 2、介紹了光柵轉(zhuǎn)矩傳感器的工作原理，將光柵輸出的光電信號轉(zhuǎn)換成矩形波信號，通過分析旋轉(zhuǎn)軸的各種運(yùn)動對光電輸出信號的影響，得知兩路矩形波信號的相位與扭轉(zhuǎn)角的關(guān)系，從而得到系統(tǒng)測量方案，并推導(dǎo)出具體的測量計(jì)算公式。 3、構(gòu)建了系統(tǒng)實(shí)驗(yàn)平臺，主要由被測量主軸、光柵對機(jī)構(gòu)、光電裝置座三個(gè)部分構(gòu)成。 4、基于現(xiàn)場可編程門陣列(FPGA)和單片機(jī)，完成系統(tǒng)硬件電路及軟件設(shè)計(jì)。 5、根據(jù)動態(tài)測量數(shù)據(jù)的時(shí)變性、隨機(jī)性、相關(guān)性和動態(tài)性等，研究了動態(tài)測量數(shù)據(jù)的處理方法。 6、對系統(tǒng)調(diào)試和實(shí)驗(yàn)。采取先對各個(gè)單元模塊獨(dú)立調(diào)試與實(shí)驗(yàn)的方法，對每個(gè)單元電路的性能進(jìn)行分析處理，然后進(jìn)行聯(lián)合調(diào)試與實(shí)驗(yàn)，并對傳感器進(jìn)行標(biāo)定。 7、對系統(tǒng)誤差進(jìn)行分析，并提出了改進(jìn)措施。
上傳時(shí)間： 2013-06-19
上傳用戶：xiangwuy
隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn)，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實(shí)現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個(gè)雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個(gè)邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個(gè)功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計(jì)了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時(shí)序仿真和邏輯驗(yàn)證，硬件需要軟件的配合才能實(shí)現(xiàn)其功能，因此設(shè)備驅(qū)動程序的設(shè)計(jì)是一個(gè)重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動模式的組成、開發(fā)設(shè)備驅(qū)動程序的工具以及開發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動程序時(shí)的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計(jì)。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。
上傳時(shí)間： 2013-07-24
上傳用戶：ca05991270
近年來，基于DSP和FPGA的運(yùn)動控制系統(tǒng)己成為新一代運(yùn)動控制系統(tǒng)的主流。基于DSP和FPGA的運(yùn)動控制系統(tǒng)不僅具有信息處理能力強(qiáng)，而且具有開放性、實(shí)時(shí)性、可靠性的特點(diǎn)，因此在機(jī)器人運(yùn)動控制領(lǐng)域具有重要的應(yīng)用價(jià)值。 論文從步行康復(fù)訓(xùn)練器的設(shè)計(jì)與制作出發(fā)，主要進(jìn)行機(jī)器人的運(yùn)動控制系統(tǒng)設(shè)計(jì)和研究。文章首先提出了多種運(yùn)動控制系統(tǒng)的實(shí)現(xiàn)方案。根據(jù)它們的優(yōu)缺點(diǎn)，選定以DSP和FPGA為核心進(jìn)行運(yùn)動控制系統(tǒng)平臺的設(shè)計(jì)。 論文詳細(xì)研究了以DSP和FPGA為核心實(shí)現(xiàn)運(yùn)動控制系統(tǒng)的軟、硬件設(shè)計(jì)，利用DSP實(shí)現(xiàn)運(yùn)動控制系統(tǒng)總體結(jié)構(gòu)與相關(guān)功能模塊，利用FPGA實(shí)現(xiàn)運(yùn)動控制系統(tǒng)地址譯碼電路、脈沖分配電路以及光電編碼器信號處理電路，并對以上電路系統(tǒng)進(jìn)行了功能仿真和時(shí)序仿真。 結(jié)果表明，基于DSP和FPGA為核心的運(yùn)動控制系統(tǒng)不僅實(shí)現(xiàn)了設(shè)計(jì)功能要求，同時(shí)提高了機(jī)器人運(yùn)動控制系統(tǒng)的開放性、實(shí)時(shí)性和可靠性，并大大減小了系統(tǒng)的體積與功耗。
上傳時(shí)間： 2013-05-29
上傳用戶：dajin
隨著交通工具的迅猛發(fā)展，智能交通系統(tǒng)(Intelligent TransportationSystems，簡稱ITS)在交通管理中受到廣泛的關(guān)注。而在ITS中，車牌識別(LicensePlate Recognition，簡稱LPR)是其核心技術(shù)。車牌識別系統(tǒng)主要由數(shù)據(jù)采集和車牌識別算法兩個(gè)部分組成。由于車牌清晰程度、攝像機(jī)性能、氣候條件等因素的影響，牌照中的字符可能出現(xiàn)不清楚、扭曲、缺損或污跡干擾，這都給識別造成一定難度。因此，在復(fù)雜背景中快速準(zhǔn)確地進(jìn)行車牌定位成為車牌識別系統(tǒng)的難點(diǎn)。 本文研究和設(shè)計(jì)了一種集圖象采集，圖象識別，圖象傳輸?shù)扔谝惑w的實(shí)時(shí)嵌入式系統(tǒng)。該平臺包括硬件系統(tǒng)設(shè)計(jì)與應(yīng)用程序開發(fā)兩個(gè)方面，充分利用TI公司的C6000系列DSP強(qiáng)大的并行運(yùn)算能力、以及FPGA的靈活時(shí)序邏輯控制技術(shù)，從硬件方面實(shí)現(xiàn)系統(tǒng)的高速運(yùn)行。 本文的主要工作有兩部分組成，具體如下： (1) 在硬件設(shè)計(jì)方面：實(shí)現(xiàn)由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識別系統(tǒng)；設(shè)計(jì)并完成系統(tǒng)的原理圖和印制板圖；完成電路板調(diào)試，以及完成FPGA．在高速圖像采集中的veriIog應(yīng)用程序開發(fā)。 (2) 在軟件開發(fā)方面：完成Philips公司的SAA7113H的配置代碼開發(fā)，以及DSP底層的部分驅(qū)動程序開發(fā)。 該系統(tǒng)能夠?qū)崿F(xiàn)25幀每秒的數(shù)字視頻流圖像數(shù)據(jù)的輸出，并由FPGA負(fù)責(zé)完成一幅720×572數(shù)據(jù)量的圖像采集。DSP負(fù)責(zé)系統(tǒng)的嵌入式操作，包括系統(tǒng)的控制和車牌識別算法的實(shí)現(xiàn)。 目前，嵌入式車牌識別系統(tǒng)硬件平臺已經(jīng)搭建成功，系統(tǒng)軟件代碼程序也已經(jīng)開發(fā)完成。本系統(tǒng)能夠?qū)崿F(xiàn)高速圖像采集、嵌入式操作與車牌識別算法、UART數(shù)據(jù)通信等功能，具有速度快、穩(wěn)定性高、體積小、功耗低等特點(diǎn)，為車牌識別算法提供一個(gè)較好的驗(yàn)證平臺。
標(biāo)簽： FPGA DSP 車牌識別系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：yangbo69
在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計(jì)特性，能充分發(fā)揮卷積碼的特點(diǎn)，使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯(cuò)誤概率可達(dá)到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí)，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí)，將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過程中。 首先，簡要介紹了卷積碼的基礎(chǔ)知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有，對基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進(jìn)行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱龊稀?/p>
上傳時(shí)間： 2013-04-24
上傳用戶：tedo811
LED調(diào)光－DMX512燈光協(xié)義接收控制.對做LED的DMX調(diào)光很幫助的
上傳時(shí)間： 2013-04-24
上傳用戶：米卡
本文首先介紹了步進(jìn)電機(jī)的細(xì)分電流控制策略(實(shí)質(zhì)是細(xì)分控制函數(shù)發(fā)生器)，然后討論了圓弧插 補(bǔ)產(chǎn)生步進(jìn)電機(jī)細(xì)分電流的控制方法。最后介紹一 個(gè)行之有效的優(yōu)化修正方法—— 加權(quán)補(bǔ)償法。
標(biāo)簽： 步進(jìn)電機(jī) 分 函數(shù)
上傳時(shí)間： 2013-07-28
上傳用戶：lgs12321
在國家重大科學(xué)工程HIRFL-CSR的CSR控制系統(tǒng)中，需要高速數(shù)據(jù)獲取和處理系統(tǒng)。該系統(tǒng)通常采用存儲器作為數(shù)據(jù)緩沖存儲。同步動態(tài)隨機(jī)存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強(qiáng)等優(yōu)勢成為最佳選擇。但是SDRAM卻具有復(fù)雜的時(shí)序，為了降低成本，所以采用目前很為流行的EDA技術(shù)，選擇可編程邏輯器件中廣泛使用的現(xiàn)場可編程門陣列FPGA，使用硬件描述語言VHDL，遵循先進(jìn)的自頂向下的設(shè)計(jì)思想實(shí)現(xiàn)對SDRAM控制器的設(shè)計(jì)。 論文引言部分簡單介紹了CSR控制系統(tǒng)，指出論文的課題來源與實(shí)際意義。第二章首先介紹了存儲器的概況與性能指標(biāo)，其次較為詳細(xì)介紹了動態(tài)存儲器DRAM的基本時(shí)序，最后對同步動態(tài)隨機(jī)存儲器SDRAM進(jìn)行詳盡論述，包括性能、特點(diǎn)、結(jié)構(gòu)以及最為重要的一些操作和時(shí)序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設(shè)計(jì)，重點(diǎn)介紹了具體芯片與FPGA設(shè)計(jì)技術(shù)。第五章為該SDRAM控制器在CsR控制系統(tǒng)中的一個(gè)經(jīng)典應(yīng)用，即同步事例處理器。最后對FPGA技術(shù)進(jìn)行總結(jié)與展望。 本論文完整論述了控制器的設(shè)計(jì)原理和具體實(shí)現(xiàn)。從測試的結(jié)果來看，本控制器無論從結(jié)構(gòu)上，還是軟硬件上設(shè)計(jì)均滿足了工程實(shí)際要求。
標(biāo)簽： SDRAM FPGA 制器設(shè)計(jì)
上傳時(shí)間： 2013-07-19
上傳用戶：dct灬fdc
數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對軟件無線電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時(shí)序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時(shí)序延時(shí)進(jìn)行修正。 在存儲器設(shè)計(jì)上，采用FPGA片內(nèi)存儲器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過程控制上，通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過程中數(shù)據(jù)的正確性和時(shí)序性，并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù)
上傳時(shí)間： 2013-07-09
上傳用戶：sdfsdfs
很全的DSP電機(jī)控制原理圖和PCB圖，SCH和PCB資料全，是學(xué)習(xí)和了解DSP的好文件,希望對要學(xué)習(xí)和了解DSP的朋友帶來幫助。
上傳時(shí)間： 2013-05-24
上傳用戶：13215175592
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
