數字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據香農信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統，作為包括WCDMA，CDMA2000和TD-SCDMA在內的信道編碼的標準方案。 本文研究了CDMA2000業務通道中的幀結構，對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處：(1)采用通用碼表結構，支持可變碼率；幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想，利用四個ACS模塊并行運行，加快數據處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結構進行優化，防止數據讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統時鐘下，內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性，可以方便地應用于CDMA2000移動通信系統。
上傳時間： 2013-06-24
上傳用戶：lingduhanya
二極管簡易直流穩壓電路及故障處理 （2）二極管溫度補償電路及故障處理 （3）二極管控制電路及故障處理 （4）二極管限幅電路及故障處理 （5）二極管開關電路及故障處理 （6）二極管檢波電路及故障處理 （7）繼電器驅動電路中二極管保護電路及故障處理
上傳時間： 2013-04-24
上傳用戶：zwei41
汽車在緊急制動過程中易出現很多非穩定因素(諸如側滑、跑偏、失去轉向操縱能力等)，進而導致了相當多的交通事故。這些非穩定因素是由于制動時車輪抱死而產生的，汽車防抱死制動系統ABS(Anti-lockBraking system)可以避免制動時的這些不利因素，縮短剎車距離，保證汽車安全制動。 現代汽車整車控制技術的迅猛發展，迫切需要研制具有自主知識產權的汽車電子產品。研制以汽車防抱死制動系統為代表的高技術含量汽車電子產品，對加速我國汽車產業的技術自主化具有舉足輕重的作用。 本文根據防抱死制動系統的工作原理，采用邏輯門限控制算法，選擇車輪加速度和滑移率門限來調節制動壓力，使車輪的滑移率保持在最佳滑移率附近。以ARM單片機LPC2292為核心，完成了輪速信號調理電路、電磁閥和回液泵電機驅動電路及系統故障診斷等電路的設計，闡述了ABS各功能模塊軟件的設計思想和實現方法，完成了防抱死制動系統的硬件和軟件設計。 本文所設計的汽車防抱死制動系統在昌河CH711A轎車上進行了道路實驗，結果表明：汽車防抱死制動控制系統的硬件電路設計合理可行，軟件所采用的控制策略正確、有效，系統運行穩定可靠，改善了汽車制動系統性能，完全能夠滿足汽車安全制動的需要。
上傳時間： 2013-07-19
上傳用戶：ylwleon
本文以一個PDA項目為依托,在項目中,主要是開發該設備的軟件。其工作包括：上層應用程序的開發、引導程序的編寫、Linux操作系統的移植和各種外設驅動程序的編寫以及文件系統的改進。 本文首先分析了Linux操作系統的虛擬文件系統、高速緩沖區、MTD以及驅動程序模塊。接著,本文分析了JFFS2文件系統的不足,以及在大容量閃存設備中掛載速度過慢的原因。然后,本文結合JFFS2文件系統在開發過程中所出現的各種問題,以及在大容量閃存芯片上進行掛載時的性能要求,對JFFS2文件系統作了一些實際的改進。文中的創新性貢獻包括以下幾個方面： (1)在掃描一個擦除塊之前,首先把擦除塊中的所有內容讀進內存。然后,在內存中進行所有的判斷操作以及拷貝,這樣就可以減少I/O操作。另外,由于所有的拷貝操作都在內存中進行,所以掛載速度就可以有所提升。 (2)通過加入“空閑區域管理節點”對閃存中的空閑區域進行管理。這樣,在掃描的過程中,一旦發現該節點就可以跳過它所描述的空閑區域,從而加快掛載的速度。 (3)在掃描的階段中對有效數據實體進行硬鏈接數的計算,因此,臨時目錄節點就不需要創建了,這樣也免除了臨時目錄的刪除步驟,所以對掛載速度也有明顯的提高。 最后,基于以上的研究與改進,結合本項目的實際要求,對大容量閃存設備的JFFS2文件系統的掛載過程進行了改進的實踐。
上傳時間： 2013-07-26
上傳用戶：damozhi
在數字化推進速度加快的大背景下，全球農業也由傳統農業向現代農業方向轉變，而實現農業信息與數字化則是現代化農業的重要標志與核心技術。我國農業具有地域分散、對象多樣、生物自身變異大、環境因子不確定等特點，也是受環境影響最明顯的領域，因此對環境與生物信息的監測顯得十分重要。同時現代無線網絡信息技術和計算機應用等技術近幾年得到了長足的發展，廣泛的應用于工業的各個領域。因此，將這些最新的技術應用于相對發展較慢的農業各領域顯得迫在眉睫。 本文根據農業對象具有偏遠、分散、易變、多樣等特點，提出了一種針對農業環境信息遠程監測的系統設計方案，并從軟件和硬件二方面詳細介紹了系統方案的設計和實現方法。本研究通過采用μC/OS-Ⅱ系統的嵌入式技術，實現了數據采集系統底層網絡與信息發布上層網絡的無縫連接為建立基于WEB的農業環境遠程監測系統奠定了基礎，同時也為農業網絡通信“最后一公里”問題的解決提供了一種解決方案。 該系統的設計充分利用了網絡技術。通過INTERNET，用戶可以隨時了解農業環境的實時情況以采取措施。系統中嵌入式操作系統μC/OS-Ⅱ的應用提高了系統的實時性、可靠性和可擴展性：減少了對系統硬件的依賴，增加了系統安全性；降低了成本。特別是自主開發的核心板卡，經連續的調試運行穩定、數據可靠。 本文首先介紹了高速實時數據采集系統的發展和現狀。由于傳統的設計方式的欠缺而考慮到將嵌入式操作系統引入到該系統中，很好的解決了多傳感器的接入，使得本系統具有巨大的靈活性和可擴展性。 本文以源碼開放的嵌入式操作系統μC/OS-Ⅱ為核心，以LPC2210微控制器為載體，充分利用GPRS無線網絡傳輸技術，實現了高速實時信息監測系統的關鍵設計。 考慮到該系統以后的可擴展性，在設計的過程中硬件部分預留了一部分接口電路以備后續開發使用；軟件的設計過程中應該注意的問題和實際操作中出現的一系列問題以及解決辦法在文中都有詳細的說明，并且軟件的基本構架在文章中也有所體現，文章結尾給出了一些系統經實驗后在WEB上發布顯示的數據。
上傳時間： 2013-05-17
上傳用戶：hw1688888
航天測控通信網是航天工程的重要組成部分。迄今為止，我國已建成“C頻段測控網”，及正在建設的“S頻段測控網”和“TDRSS測控網”。測距單元是測控系統基帶設備中的重要功能單元，為航天飛行器提供定位元素。目前，在航天測距系統中側音測距技術具有最高的測距精度。本文以中國電子科技集團第十研究所某項目為背景，對側音測距系統中的關鍵技術進行了詳細的研究，提出了一些改進測距精度的方法，最后用FPGA實現了側音測距功能單元。 本論文主要完成以下工作： 1)完成了直接數字頻率合成的雜散分析。采用嚴格的信號分析方法，運用離散傅立葉變換(DFT)和傅立葉變換(FT)，推導了理想狀態和相位截短條件下的DDS輸出頻譜的數學表達式，并利用systemview仿真軟件建立了DDS相位截短模型，通過仿真驗證了分析結論的正確性。 2)改進了TT&C系統中經典的FFT頻率引導算法，增加了頻譜對稱性分析，在實現頻率引導的同時完成了防載波頻率錯鎖的功能。 3)首次采用基于正交雙通道相關原理的數字相關相位估計法來實現次側音匹配和解模糊，降低了設備復雜度，提高了測距精度。針對低信噪比的情況，提出了基于平滑濾波的數據處理方法，提高了相位測量精度。對測距信道中加限幅器導致的測距信號信噪比惡化程度做了深入的理論分析。最后，分析了測距誤差，并對其中一些引起測距誤差的因素提出了改善方法。 通過本論文的工作，成功的完成了TT&C側音測距終端的研制，系統現已通過測試，達到系統任務書的各項指標要求。
上傳時間： 2013-04-24
上傳用戶：assss
隨著3G網絡建設的展開，移動用戶數量逐漸增加，用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網絡投資中占有很大比例，并且基站選址是建網的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前，直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統一的協議規范，無法滿足系統廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標，以實現數字中頻系統為研究重心，圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀，闡述了數字直放站系統的設計思想及總體實現框圖，并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現方案，最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現方式，并指出其中間級窄帶濾波器采用內插級聯的方式實現，最后整個算法在FPGA上實現。 在軟件無線電思想的指導下，本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準，完成了系統的仿真測試和實物測試。最后得出結論：該系統實現了WCDMA數字直放站數字中頻的基本功能，并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-04-24
上傳用戶：趙安qw
擴頻通信具有較強的抗干擾、抗偵查和抗衰落能力,可以實現碼分多址,目前廣泛應用于通信抗干擾、衛星通信、導航、保密通信、測距和定位等各個方面。另外,隨著集成電路技術的飛速發展,數字接收機和軟件無線電也已經是現代通信研究的一個熱點。 本文正是順應這種發展趨勢,在某工程項目的通信分系統中建立CDMA直接序列擴頻通信系統。 本文作者承擔了多點無線擴頻通信系統的研究,建立了一個完整的仿真系統。提出了適合于本系統的實現算法,同時還建立了基于軟件無線電平臺的系統的全FPGA設計和實現,包括各個模塊的測試和整個系統的聯合測試。 文章的主要內容如下： 1.簡述了擴頻通信及軟件無線電的發展及現狀。 2. 對直擴系統的基本原理和系統中采用的相關關鍵技術進行了闡述。相關關鍵技術包括擴頻碼的研究和選取,擴頻碼同步的研究,包括捕獲算法和跟蹤算法的研究,以及自適應門限的研究。 3.詳細討論了該多點無線通信系統的設計與實現,提出了適合于本系統的算法。首先闡述了系統的總體設計方案和設計參數,接著分為物理層和鏈路層詳細闡述了各個模塊的設計與仿真,包括matlab仿真和modelsim仿真,文中給出了大量的仿真結果圖。仿真結果證明算法的正確性,仿真性能也能滿足系統設計的要求。 4.介紹了該多點無線通信系統的硬件平臺與系統調試。首先介紹了系統的硬件平臺和硬件框圖,介紹了系統的相關器件及其配置,接著介紹了FPGA的開發流程、開發工具、設計原則及遇到的相關問題,最后介紹了系統的設計驗證與性能分析,給出了系統的調試方案和調試結果。 本文所討論的多點無線通信系統已經在某工程項目的通信分系統中實現。目前工作正常,性能良好,具有通用性、可移植性,有重要的理論及實用價值。
上傳時間： 2013-04-24
上傳用戶：wzr0701
隨著電力電子變流技術的不斷發展，各種先進的控制技術層出不窮。控制器也從過去的模擬電路時代逐漸進入到全數字控制時代。但是MCU/DSP等通用控制器本身串行程序流工作模式的限制，在實現復雜算法時往往難以滿足系統要求的快速性與實時性的要求，FPGA的出現為解決這個問題提供了一個新的方向。 本文首先對三相PWM整流器系統進行了研究。在查閱大量國內外文獻資料的基礎上，對整流器及其控制器的國內外發展現狀及研究趨勢做了詳細的研究，并對課題研究的意義有了更深入的認識。接下來對三相電壓型整流器的拓撲結構、數學模型、整流器的控制技術進行了分析。文中所采用的滯環電流控制算法具有結構簡單，電流響應速度快，不依賴系統參數，系統魯棒性好的特點。運用matlab仿真軟件，對該控制方法進行了仿真。然后對FPGA的發展歷程、應用、分類、開發工具、語言等內容進行了介紹。最后對滯環控制算法進行了模塊劃分，將其劃分為PI算法模塊，限幅與指令電流生成模塊，滯環比較模塊，PWM脈沖生成及死區保護模塊，AD控制及數據儲存模塊，并在Quartus II軟件環境下，使用VHDL語言通過編程實現模塊化設計。實踐證明，采用FPGA來實現PWM整流器控制算法是可行的。
上傳時間： 2013-04-24
上傳用戶：Ruzzcoy
隨著信息產業的不斷發展,人們對數據傳輸速率要求越來越高,從而對數據發送端和接收端的性能都提出了更高的要求。接收機的一個重要任務就是在于克服各種非理想因素的干擾下,從接收到的被噪聲污染的數據信號中提取同步信息,并進而將數據正確的恢復出來。而數據恢復電路是光纖通信和其他許多類似數字通信領域中不可或缺的關鍵電路,其性能決定了接收端的總體性能。 目前,數據恢復電路的結構主要有“時鐘提取”和“過采樣”兩種結構。基于“過采樣”的數據恢復方法的關鍵是過采樣,即通過引入參考時鐘,并增加時鐘源個數的方式來代替第一種方法中的“時鐘提取”。與“時鐘提取”的數據恢復方法相比,基于“過采樣”的數據恢復方法在性能上還有較大的差距,但是后者擁有高帶寬、立即鎖存能力、較低的等待時間和更高的抖動容限,更易于通過數字的方法實現,實現更簡單,成本更低,并且這是一種數字化的模擬技術。如果能通過“過采樣”方法在普通的邏輯電路上實現622.08Mb/s甚至更高速率的數據恢復,并將它作為一個IP模塊來代替專用的時鐘恢復芯片,這無疑將是性能和成本的較好結合。 本文主要研究“過采樣”數據恢復電路的基本原理,通過全數字的設計方法,給出了在低成本可編程器件FPGA上實現數據恢復電路兩種不同的過采樣的實現方案,即基于時鐘延遲的過采樣和基于數據延遲的過采樣。基于時鐘延遲的過采樣數據恢復電路方案,通過測試驗證,其最高恢復的數據傳輸率可達到640Mb/s。測試結果表明,采用該方案實現的時鐘恢復電路可工作在光纖通信系統STM-4速率級,即622.08MHz頻率上,各方面指標基本符合要求。
上傳時間： 2013-04-24
上傳用戶：axxsa
