H.264視頻編解碼標準以其高壓縮比、高圖像質(zhì)量、良好的網(wǎng)絡(luò)適應(yīng)性等優(yōu)點在數(shù)字電視廣播、網(wǎng)絡(luò)視頻流媒體傳輸、視頻實時通信等許多方面得到了廣泛應(yīng)用。提高H.264幀內(nèi)預(yù)測的速度，對于實時性要求較高的場合具有重大的意義。為此，論文在總結(jié)國內(nèi)外相關(guān)研究的基礎(chǔ)上，針對H.264幀內(nèi)預(yù)測的軟件實現(xiàn)具有運算量大、實時性差等缺點，提出了一種基于FPGA的高并行、多流水線結(jié)構(gòu)的幀內(nèi)預(yù)測算法的硬件實現(xiàn)。 論文在詳細闡述H.264幀內(nèi)預(yù)測編碼技術(shù)的基礎(chǔ)上，分析了17種預(yù)測模式算法，通過Matlab仿真建模，直觀地給出了預(yù)測模式的預(yù)測效果，并在JM12.2官方驗證平臺上測試比較各種預(yù)測模式對編碼性能的影響，以此為根據(jù)對幀內(nèi)預(yù)測模式進行裁剪。接著論文提出了基于FPGA的幀內(nèi)預(yù)測系統(tǒng)的設(shè)計方案，將前段采集劍的RGB圖像通過色度轉(zhuǎn)換模塊轉(zhuǎn)換成YCbCr圖像，存入片外SDRAM中，控制模塊負責讀寫數(shù)掘送入幀內(nèi)預(yù)測模塊進行處理。幀內(nèi)預(yù)測模塊中，采用一種并行結(jié)構(gòu)的可配置處理單元，即先求和再移位最后限幅的電路結(jié)構(gòu)，來計算各預(yù)測模式下的預(yù)測值，極大地減小了預(yù)測電路的復(fù)雜度。針對預(yù)測模式選擇算法，論文采用多模式并行運算的方法，即多個結(jié)構(gòu)相同的殘差計算模塊，同時計算各種預(yù)測模式對應(yīng)的SATD值，充分發(fā)揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設(shè)計提高硬件的工作效率。最后，論文設(shè)計了LCD顯示模塊直觀地顯示所得到的最佳預(yù)測模式。 整個幀內(nèi)預(yù)測系統(tǒng)被劃分成多個功能模塊，采用層次化、模塊化的設(shè)計思想，并采用流水線結(jié)構(gòu)和乒乓操作來提高系統(tǒng)的并行性、運行速度和總線利用率。所有模塊用Verilog語言設(shè)計，由Modelsim仿真和集成開發(fā)環(huán)境ISE9.1綜合。仿真與綜合結(jié)果表明，系統(tǒng)時鐘頻率最高達到106.7MHz。該設(shè)計在完成功能的基礎(chǔ)上，能夠較好地滿足實時性要求。論文對于研究基于FPGA的H.264視頻壓縮編碼系統(tǒng)進行了有益的探索，具有一定的實用價值。
標簽： H264 視頻編碼器 幀內(nèi)預(yù)測 系統(tǒng)設(shè)計
上傳時間： 2013-07-21
上傳用戶：ABCD_ABCD
本課題主要是進行變頻電源軟硬件系統(tǒng)的設(shè)計，采用可編程邏輯器件FPGA做為變頻電源的主控芯片。傳統(tǒng)的微處理器如51系列單片機，由于指令功能不強，處理速度慢，乘除法指令周期過長，外圍電路數(shù)據(jù)轉(zhuǎn)換速度慢等缺點，使變頻電源...
上傳時間： 2013-05-21
上傳用戶：斷點PPpp
UltraEdit是能夠滿足你一切編輯需要的編輯器。UltraEdit是一套功能強大的文本編輯器,可以編輯文本、十六進制、ASCII碼,可以取代記事本,內(nèi)建英文單字檢查、C++及VB指令突顯,可同時編輯多個文件,而且即使開啟很大的文件速度也不會慢。軟件附有HTML標簽顏色顯示、搜尋替換以及無限制的還原功能,一般大家喜歡用其來修改EXE或DLL文件。
上傳時間： 2013-04-24
上傳用戶：liaofamous
本課題涉及先進的FPGA技術(shù)引入到數(shù)控插補時某些算法的改進，主要目的是更好的利用FPGA具有系統(tǒng)芯片化、高可靠性、開發(fā)設(shè)計周期短等特點，及具有系統(tǒng)內(nèi)可再編程的性能，來解決目前軟件插補速度慢而硬件插補設(shè)計復(fù)雜、調(diào)整和修...
上傳時間： 2013-04-24
上傳用戶：gjzeus
近年來，隨著寬帶網(wǎng)絡(luò)的普及和多媒體技術(shù)的發(fā)展，視頻壓縮編碼技術(shù)成為人們研究的熱點。由于編解碼算法復(fù)雜度的提高，尤其是本文研究的H.264/AVC視頻標準，需要處理的數(shù)據(jù)量很大，用一般的軟件來實現(xiàn)會比較慢，而ASIC芯片價格...
上傳時間： 2013-04-24
上傳用戶：chitu38
神經(jīng)網(wǎng)絡(luò)控制算法作為一種比較成熟的智能控制算法，在空空導(dǎo)彈的理論研究中也得到了很多應(yīng)用，但它的實際應(yīng)用通常是通過軟件實現(xiàn)的，而軟件實現(xiàn)是串行執(zhí)行指令，運行速度慢，可靠性低，很難滿足實際導(dǎo)彈制導(dǎo)系統(tǒng)實時性的要求。控制算法硬件實現(xiàn)的最大特點就是可提高控制算法的實時運算速度和可靠性。本課題針對導(dǎo)彈制導(dǎo)系統(tǒng)，以FPGA為硬件平臺研究神經(jīng)網(wǎng)絡(luò)控制算法的硬件實現(xiàn)。本文首先對BP神經(jīng)網(wǎng)絡(luò)算法思想進行了深入分析，并對BP網(wǎng)絡(luò)的各個階段進行了理論推導(dǎo)，最后對BP神經(jīng)網(wǎng)絡(luò)PID飛行控制算法進行了研究和總結(jié)，為硬件實現(xiàn)提供了理論基礎(chǔ)。基于對上述理論的深入研究和分析，本文提出了一種適合FPGA實現(xiàn)該神經(jīng)網(wǎng)絡(luò)控制算法的硬件實現(xiàn)模型。在該模型中，神經(jīng)網(wǎng)絡(luò)各層之間采用串行執(zhí)行數(shù)據(jù)方式，層間則采用并行運行方式，可有效提高系統(tǒng)的運算速度。由于模塊化、層次化的自頂向下的模塊化設(shè)計方法可有效減少錯誤的產(chǎn)生，是設(shè)計復(fù)雜大規(guī)模系統(tǒng)的理想設(shè)計方法。本文采用了此設(shè)計方法，通過把系統(tǒng)模塊化，對各個子模塊分別用VHDL硬件描述語言進行描述，并基于QUARTUS II軟件開發(fā)平臺進行綜合和仿真，直到達到研究設(shè)計要求。最后將仿真程序源代碼下載配置到具體的Cyclone II系列EP2C70 FPGA芯片中,應(yīng)用于某實際導(dǎo)彈控制系統(tǒng)的研究。理論分析和實驗結(jié)果表明該神經(jīng)網(wǎng)絡(luò)飛行控制算法的FPGA硬件實現(xiàn)是有效可行的，可滿足系統(tǒng)實時性的要求，為制導(dǎo)系統(tǒng)的實際工程實現(xiàn)提供了基礎(chǔ)。
標簽： FPGA PID 神經(jīng)網(wǎng)絡(luò) 飛行控制
上傳時間： 2013-04-24
上傳用戶：冇尾飛鉈
因為密封鉛酸蓄電池的諸多優(yōu)點，因此獲得了廣泛應(yīng)用．然而密封鉛酸蓄電池的 充電技術(shù)似乎不被看重，因充電方式不合理而造成電池過早報廢的情況普遍存 在．有鑒于此，筆者設(shè)計制作了一款二階段恒流限壓式鉛酸電池充電器。 充電原理分析：
上傳時間： 2013-05-27
上傳用戶：a673761058
設(shè)計一個簡易數(shù)字直流電壓表。（量程0V-2V、測量速度為大于等于2 次/秒、測量誤差在±0.05V以內(nèi)，有超限報警、數(shù)碼管顯示。）
上傳時間： 2013-06-29
上傳用戶：daguda
電腦硬件更新?lián)Q代快，而主機電源更新較慢，十幾年的發(fā)展，就是由AT結(jié)構(gòu)變化為ATX電源。
上傳時間： 2013-05-18
上傳用戶：小小小熊
JTAG CPLD實現(xiàn)源代碼，比用簡單并口調(diào)試器快5倍以上。\r\n以前總覺得簡單的并口jtag板速度太慢，特別是調(diào)試bootloader的時候，簡直難以忍受。最近沒什么事情，于是補習(xí)了幾天vhdl，用cpld實現(xiàn)了一個快速的jtag轉(zhuǎn)換板。cpld用epm7128stc100-15，晶振20兆，tck頻率5兆。用sjf2410作測試，以前寫50k的文件用時5分鐘，現(xiàn)在則是50秒左右。tck的頻率還可以加倍，但是不太穩(wěn)定，而且速度的瓶頸已經(jīng)不在tck這里，而在通訊上面了。\r\n
上傳時間： 2013-09-04
上傳用戶：LANCE
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
