<li id="6kkos"></li> 可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-06-03
上傳用戶：aa54
本文針對(duì)由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題，提出FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方
上傳時(shí)間： 2013-04-24
上傳用戶：cuicuicui
基于嵌入式技術(shù)的遠(yuǎn)程監(jiān)控系統(tǒng)可以達(dá)到動(dòng)態(tài)、無(wú)死角的監(jiān)控目的，可以對(duì)一些特殊環(huán)境進(jìn)行遠(yuǎn)程監(jiān)視和控制，且不受濕度、溫度等條件的影響，廣泛應(yīng)用于軍事、交通、智能家居、醫(yī)療監(jiān)護(hù)等多個(gè)領(lǐng)域?？梢越鉀Q傳統(tǒng)監(jiān)控系統(tǒng)將圖像采集設(shè)備固定在一個(gè)地方而使監(jiān)控范圍有限，適用場(chǎng)合少等弊端。 本文設(shè)計(jì)了一款基于ARM和FPGA的遠(yuǎn)程監(jiān)控系統(tǒng)。首先在對(duì)遠(yuǎn)程監(jiān)控系統(tǒng)功能分析的基礎(chǔ)上，設(shè)計(jì)了以ARM為主控制器和FPGA為輔助控制器的硬件電路，采用ARM芯片控制圖像采集、速度采集、網(wǎng)絡(luò)傳輸?shù)雀蓴_小的模塊，采用FPGA芯片控制電機(jī)驅(qū)動(dòng)、舵機(jī)驅(qū)動(dòng)、電池監(jiān)控等干擾大的模塊，大大提高了系統(tǒng)的穩(wěn)定性；其次設(shè)計(jì)了基于WinCE操作系統(tǒng)的圖像采集、GPIO、PWM、外中斷EINT-19的流接口驅(qū)動(dòng)程序；同時(shí)設(shè)計(jì)了基于WinCE操作系統(tǒng)的圖像采集及壓縮、網(wǎng)絡(luò)通信、車模速度采集的應(yīng)用程序；FPGA內(nèi)部邏輯電路采用Verilog語(yǔ)言完成電源監(jiān)控、舵機(jī)控制、直流電機(jī)控制等功能。 本系統(tǒng)集圖像采集和壓縮、運(yùn)動(dòng)控制、網(wǎng)絡(luò)傳輸于一體。其圖像采集速度達(dá)30幀/秒，圖像分辨率達(dá)640x480，JPEG壓縮比達(dá)10：1，控制命令響應(yīng)時(shí)間為1s，網(wǎng)絡(luò)傳輸速率達(dá)10Mbps。其功能擴(kuò)展容易，功耗低，體積小，抗干擾能力強(qiáng)，具有很好的市場(chǎng)前景。
標(biāo)簽： FPGA ARM 遠(yuǎn)程監(jiān)控 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-18
上傳用戶：heart520beat
· 摘要： 為了實(shí)現(xiàn)視頻圖像的實(shí)時(shí)處理,采用基于DSP+FPGA的線性流水陣列結(jié)構(gòu),用現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)采集的視頻數(shù)字圖像做預(yù)處理,并結(jié)合大規(guī)模可編程邏輯陣列CPLD進(jìn)行邏輯控制,實(shí)現(xiàn)了視頻圖像的采集和目標(biāo)提取的視頻數(shù)字圖像處理系統(tǒng).介紹了該視頻圖像處理系統(tǒng)的硬件組成、工作原理和各種視頻跟蹤算法的應(yīng)用.該系統(tǒng)與計(jì)算機(jī)聯(lián)結(jié),配以適當(dāng)?shù)膱D像處理軟件和開發(fā)系統(tǒng),即可形成一個(gè)通
標(biāo)簽： FPGA DSP 圖像處理 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-17
上傳用戶：dancnc
生物醫(yī)學(xué)信號(hào)是源于一個(gè)生物系統(tǒng)的一類信號(hào)，像心音、腦電、生物序列和基因以及神經(jīng)活動(dòng)等，這些信號(hào)通常含有與生物系統(tǒng)生理和結(jié)構(gòu)狀態(tài)相關(guān)的信息，它們對(duì)這些系統(tǒng)狀態(tài)的研究和診斷具有很大的價(jià)值。信號(hào)拾取、采集和處理的正確與否直接影響到生物醫(yī)學(xué)研究的準(zhǔn)確性，如何有效地從強(qiáng)噪聲背景中提取有用的生物醫(yī)學(xué)信號(hào)是信號(hào)處理技術(shù)的重要問題。 設(shè)計(jì)自適應(yīng)濾波器對(duì)帶有工頻干擾的生物醫(yī)學(xué)信號(hào)進(jìn)行濾波，從而消除工頻干擾，獲得最佳的濾波效果是本研究要解決的問題。生物醫(yī)學(xué)信號(hào)具有信號(hào)弱、噪聲強(qiáng)、頻率范圍較低、隨機(jī)性強(qiáng)等特點(diǎn)。由于心電(electrocardiogram，ECG)信號(hào)的確定性、穩(wěn)定性、規(guī)則性都比其他生物信號(hào)高，便于準(zhǔn)確評(píng)估和檢測(cè)濾波效果，本研究采用ECG信號(hào)作為原始的模板信號(hào)。 本研究將新的電子芯片技術(shù)與現(xiàn)代信號(hào)處理技術(shù)相結(jié)合，從過去單一的軟件算法研究，轉(zhuǎn)向軟件與硬件結(jié)合，從而提高自適應(yīng)速度和精度，而且可以使系統(tǒng)的開發(fā)周期縮短、成本降低、容易升級(jí)和變更。 采用現(xiàn)場(chǎng)可編程邏輯器件(Field Programmable Gate Array，F(xiàn)PGA)作為新的ECG快速提取算法的硬件載體，加快信號(hào)處理的速度。為了將ECG快速提取算法轉(zhuǎn)換為常用的適合于FPGA芯片的定點(diǎn)數(shù)算法，研究中詳細(xì)分析了定點(diǎn)數(shù)的量化效應(yīng)對(duì)自適應(yīng)噪聲消除器的影響，以及對(duì)浮點(diǎn)數(shù)算法和定點(diǎn)數(shù)算法的復(fù)合自適應(yīng)濾波器的各種參數(shù)的選擇，如步長(zhǎng)因子和字長(zhǎng)選擇。研究中以定點(diǎn)數(shù)算法中的步長(zhǎng)因子和字長(zhǎng)選擇，作為FPGA設(shè)計(jì)的基礎(chǔ)，利用串并結(jié)合的硬件結(jié)構(gòu)實(shí)現(xiàn)自適應(yīng)濾波器，并得到了預(yù)期的效果，準(zhǔn)確提取改善后的ECG信號(hào)。 研究中，在MATLAB(Matrix Laboratry)軟件的環(huán)境下模擬，選取帶有50Hz工頻干擾的不同信噪比的ECG原始信號(hào)，在浮點(diǎn)數(shù)情況下，原始信號(hào)通過采用最小均方LMS(LeastMean Squares)算法的浮點(diǎn)數(shù)自適應(yīng)濾波器后，根據(jù)信噪比的改善和收斂速度，確定不同的最佳μ值，并在定點(diǎn)數(shù)情況下，在最佳μ值的情況下，原始信號(hào)通過采用LMs算法的定點(diǎn)數(shù)自適應(yīng)濾波器后，根據(jù)信噪比的改善效果和采用硬件的經(jīng)濟(jì)性，確定最佳的定點(diǎn)數(shù)。并了解LMS算法中步長(zhǎng)因子、定點(diǎn)數(shù)字長(zhǎng)值對(duì)信號(hào)信噪比、收斂速度和硬件經(jīng)濟(jì)性的影響。從而得出針對(duì)含有工頻干擾的不同信噪比的原始ECG，應(yīng)該采用什么樣的μ值和什么樣的定點(diǎn)數(shù)才能對(duì)原始ECG的改善和以后的硬件實(shí)現(xiàn)取得最佳的效果，并根據(jù)所得到的數(shù)據(jù)和結(jié)果，在FPGA上實(shí)現(xiàn)自適應(yīng)濾波器，使自適應(yīng)濾波器能對(duì)帶有工頻干擾的ECG原始信號(hào)有最佳的濾波效果。
上傳時(shí)間： 2013-04-24
上傳用戶：gzming
由于各種非線性電力電子裝置的和功率開關(guān)器件的廣泛應(yīng)用產(chǎn)生了諧波。隨著對(duì)電能質(zhì)量要求的不斷提高，各種治理諧波的電力電子裝置就產(chǎn)生了。諧波治理的方法主要有無(wú)源濾波技術(shù)和有源電力濾波器技術(shù)。傳統(tǒng)的方法采用LC 無(wú)源濾波器，與無(wú)源濾波器相比有源電力濾波器具有很大的優(yōu)越性，因此越來(lái)越多的應(yīng)用到治理諧波污染中。隨著以DSP 和FPGA 的高速發(fā)展，以全數(shù)字化控制技術(shù)實(shí)現(xiàn)的有源電力濾波器必將更多的應(yīng)用到諧波裝置中去。本文深入分析了諧波治理的研究背景意義和有源濾波器的研究現(xiàn)狀和發(fā)展趨勢(shì)。介紹了有源濾波器的基本的工作原理；分類；諧波的檢測(cè)方法和控制策略，在各個(gè)方法的比較上選用基于瞬時(shí)無(wú)功功率理論的諧波檢測(cè)法對(duì)諧波電流進(jìn)行了檢測(cè)。并提出了一種基于 DSP 及FPGA 控制的有源電力濾波器的設(shè)計(jì)方案，重點(diǎn)研究了三相并聯(lián)型有源濾波器的控制系統(tǒng)及硬件設(shè)計(jì)。本文還對(duì)系統(tǒng)的功率器件進(jìn)行了分析并選用IGBT 作為其開關(guān)器件。設(shè)計(jì)了IGBT 驅(qū)動(dòng)及保護(hù)電路，利用理論分析和仿真結(jié)果設(shè)定了系統(tǒng)直流側(cè)電容和輸出電感的參數(shù)。對(duì)整個(gè)系統(tǒng)進(jìn)行了Simulink 仿真實(shí)驗(yàn)，選用DSP 和和FPGA 作為核心處理芯片，DSP 用來(lái)采集數(shù)據(jù)并檢測(cè)諧波，F(xiàn)PGA 用來(lái)實(shí)現(xiàn)PWM 脈沖的輸出。設(shè)計(jì)并調(diào)試出非線性負(fù)載，傳感器采集，電流電壓調(diào)理電路，主電路，過零檢測(cè)電路，IGBT 的驅(qū)動(dòng)及吸收緩沖電路。并在此基礎(chǔ)上搭建出了試驗(yàn)平臺(tái)。給出了DSP 及FPGA 的軟件設(shè)計(jì)思想和流程。
標(biāo)簽： FPGA 有源濾波器 硬件設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：youth25
· 摘要： 研制了一種基于DSP(TMS320C6414)和FPGA(XC2V2000)的超大視場(chǎng)紅外目標(biāo)實(shí)時(shí)檢測(cè)圖像處理系統(tǒng).文章詳細(xì)分析了系統(tǒng)中圖像采集、圖像處理、伺服系統(tǒng)以及人機(jī)接口等模塊的工作原理和流程.通過在此系統(tǒng)上運(yùn)行超大視場(chǎng)紅外圖像的目標(biāo)檢測(cè)與跟蹤算法,試驗(yàn)表明目標(biāo)檢測(cè)與跟蹤效果明顯.系統(tǒng)采用模塊化設(shè)計(jì),計(jì)算效率高,工作穩(wěn)定可靠.
標(biāo)簽： FPGA DSP 大視場(chǎng) 圖像處理
上傳時(shí)間： 2013-07-17
上傳用戶：xiaoyunyun
· 摘要： 在視頻壓縮系統(tǒng)中,視頻解碼器輸出的BT.656數(shù)據(jù)流不便于TMS320C6416等通用DSP直接進(jìn)行處理.本文介紹了一種基于FPGA+DSP構(gòu)架的視頻采集方案,通過對(duì)FPGA的靈活配置,對(duì)輸入的BT.656格式視頻信號(hào)進(jìn)行預(yù)處理和緩沖.系統(tǒng)采用TI的TMS320C6416作為核心DSP,實(shí)現(xiàn)了高可靠性的視頻壓縮.
標(biāo)簽： FPGA 視頻壓縮 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-15
上傳用戶：zhenyushaw
隨著圖像采集系統(tǒng)的廣泛應(yīng)用，人們對(duì)CCD探測(cè)系統(tǒng)的要求日益提高。傳統(tǒng)的CCD探測(cè)系統(tǒng)由于結(jié)構(gòu)復(fù)雜，造價(jià)較高，己不能滿足日益廣泛的應(yīng)用需要。本文設(shè)計(jì)了一套基于單片F(xiàn)PGA的小型化與經(jīng)濟(jì)化的CCD探測(cè)系統(tǒng)，能夠滿足空間光強(qiáng)的測(cè)量并實(shí)現(xiàn)光信號(hào)的識(shí)別和處理。 本文研究了CCD探測(cè)系統(tǒng)的基本結(jié)構(gòu)。設(shè)計(jì)了基于單片F(xiàn)PGA的CCD探測(cè)系統(tǒng)的硬件電路原理圖，完成了硬件電路板制作與調(diào)試。系統(tǒng)FPGA選用Altera公司的低成本FPGA芯片EP2C20Q240，電路板采用雙層板設(shè)計(jì)，實(shí)現(xiàn)了CCD探測(cè)系統(tǒng)的小型化與經(jīng)濟(jì)化的目標(biāo)。利用FPGA器件實(shí)現(xiàn)了CCD驅(qū)動(dòng)時(shí)序脈沖的設(shè)計(jì)、實(shí)現(xiàn)了單采樣與相關(guān)雙采樣的控制程序設(shè)計(jì)，利用FPGA的數(shù)字信號(hào)處理功能實(shí)現(xiàn)了相關(guān)雙采樣的信號(hào)處理?；贔PGA的可編程特性，在不改變外部電路的基礎(chǔ)上，通過程序的改變，對(duì)CCD驅(qū)動(dòng)頻率、模數(shù)轉(zhuǎn)換器采樣時(shí)刻的選擇進(jìn)行方便調(diào)節(jié)。系統(tǒng)與上位機(jī)的數(shù)據(jù)傳輸接口采用了網(wǎng)絡(luò)傳輸方案，充分發(fā)揮了網(wǎng)絡(luò)傳輸?shù)倪h(yuǎn)距離傳輸、遠(yuǎn)程訪問、信息共享等優(yōu)勢(shì)，系統(tǒng)采用基于FPGA的NiosⅡ嵌入式處理器系統(tǒng)，通過對(duì)其應(yīng)用軟件的開發(fā)，實(shí)現(xiàn)了系統(tǒng)與上位機(jī)之間數(shù)據(jù)的可靠性傳輸。
標(biāo)簽： FPGA CCD 探測(cè)系統(tǒng)
上傳時(shí)間： 2013-08-06
上傳用戶：hainan_256
本文結(jié)合目前國(guó)內(nèi)外航電數(shù)據(jù)處理系統(tǒng)的發(fā)展概況，設(shè)計(jì)了一款集數(shù)據(jù)采集、處理、控制及傳輸于一體的航電處理系統(tǒng)。文章首先深入研究了自適應(yīng)濾波器原理，分析了LMS算法性能，著重從影響算法性能的因素入手，通過分析仿真，改進(jìn)算法，提升了算法性能，給出仿真結(jié)果分析，并設(shè)計(jì)應(yīng)用于系統(tǒng)之中；其次介紹了ARINC-429航空總線和RS-422串行總線的信息標(biāo)準(zhǔn)和傳輸格式。在此基礎(chǔ)上，設(shè)計(jì)了基于FPGA的解決航電系統(tǒng)數(shù)據(jù)采集、濾波處理、控制傳輸和復(fù)雜非線性運(yùn)算的一體化實(shí)現(xiàn)方案。選用XILINX公司的FPGA，實(shí)現(xiàn)了航電數(shù)據(jù)采集、傳輸和控制，集成了ARlNC-429和RS-422兩種通信接口，實(shí)現(xiàn)了總線冗余，并實(shí)現(xiàn)了數(shù)據(jù)濾波和相應(yīng)的算法處理。最后，在實(shí)驗(yàn)室環(huán)境下，對(duì)每個(gè)模塊分別進(jìn)行了軟硬件測(cè)試。
標(biāo)簽： FPGA 數(shù)據(jù)處理 傳輸系統(tǒng)
上傳時(shí)間： 2013-07-01
上傳用戶：R50974
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
