FPGA串口界面調(diào)試程序,用VHDL語(yǔ)言實(shí)現(xiàn)
標(biāo)簽: FPGA VHDL 串口 調(diào)試
上傳時(shí)間: 2013-08-11
上傳用戶(hù):362279997
用Verilog語(yǔ)言編寫(xiě)的FPGA控制PWM的程序.利用碼盤(pán)脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!
標(biāo)簽: Verilog FPGA PWM 語(yǔ)言
上傳時(shí)間: 2013-08-16
上傳用戶(hù):梧桐
這是一個(gè)用Verilog HDL語(yǔ)言編寫(xiě)的交通燈程序。可以用Quartus II運(yùn)行。
標(biāo)簽: Verilog HDL 語(yǔ)言 編寫(xiě)
上傳時(shí)間: 2013-08-19
上傳用戶(hù):alex wang
一個(gè)關(guān)于4CAN卡的硬件程序,用VHDL編寫(xiě).就是4路CAN總線
標(biāo)簽: VHDL CAN 硬件 程序
上傳時(shí)間: 2013-08-20
上傳用戶(hù):jiiszha
用VHDL語(yǔ)言寫(xiě)的程序包含如下功能:1.鍵盤(pán)掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號(hào)與51系列CPU接口,接在51地址數(shù)據(jù)總線上,單片機(jī)通過(guò)訪問(wèn)地址總線上的數(shù)據(jù)寄存器來(lái)控制CPLD
標(biāo)簽: VHDL 語(yǔ)言 上傳時(shí)間: 2013-08-20
上傳用戶(hù):liuqy
用proteus仿真89S52程序。有原理圖
標(biāo)簽: proteus 89S52 仿真 程序
上傳用戶(hù):wcl168881111111
這是我寫(xiě)的51單片機(jī)控制LCD的程序 用c寫(xiě)的 在proteus 6.9中仿真成功 并且實(shí)際硬件調(diào)試也成功的
標(biāo)簽: proteus LCD 6.9 51單片機(jī)
上傳時(shí)間: 2013-08-21
上傳用戶(hù):wwwe
用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序,已經(jīng)調(diào)試通過(guò)
標(biāo)簽: verilog 串口 收發(fā) 數(shù)據(jù)
上傳用戶(hù):lixinxiang
此程序用通過(guò)PFGA用VHDL語(yǔ)言實(shí)現(xiàn)了傅立葉變換,希望對(duì)大家有用
標(biāo)簽: PFGA VHDL 程序 傅立葉變換
上傳時(shí)間: 2013-08-30
上傳用戶(hù):tonyshao
用vhdl編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法
標(biāo)簽: vhdl fpga 編寫(xiě) 數(shù)字頻率計(jì)
上傳時(shí)間: 2013-09-07
上傳用戶(hù):chfanjiang
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1