專輯類-電子工藝-質(zhì)量及可靠性相關(guān)專輯-80冊(cè)-9020M 半導(dǎo)體製程概論-20.8M-ppt版.zip
上傳時(shí)間： 2013-07-25
上傳用戶：nanxia
專輯類-機(jī)械五金類專輯-84冊(cè)-3.02G 包裝工程設(shè)計(jì)手冊(cè)-590頁(yè)-10.7M.pdf
上傳時(shí)間： 2013-07-05
上傳用戶：pinksun9
基于手姿態(tài)的人機(jī)交互是以實(shí)現(xiàn)自然的人機(jī)交互為研究目標(biāo)，可提高計(jì)算機(jī)的可操作性，同時(shí)使計(jì)算機(jī)能夠完成更加復(fù)雜的任務(wù)。而基于ARM的嵌入式系統(tǒng)具有功耗低、體積小、集成度高等特點(diǎn)，嵌入式與具體應(yīng)用有機(jī)地結(jié)合在一起，具有較長(zhǎng)的生命周期，能夠根據(jù)特定的需求對(duì)軟硬件進(jìn)行合理剪裁。結(jié)合嵌入式技術(shù)的手姿態(tài)跟蹤設(shè)備能夠?qū)崟r(shí)的檢測(cè)出人機(jī)交互系統(tǒng)中人手的位置與角度等數(shù)據(jù)，并將這些數(shù)據(jù)及時(shí)反饋給計(jì)算機(jī)虛擬系統(tǒng)來(lái)進(jìn)行人機(jī)交互，提高跟蹤設(shè)備的可靠性和空間跟蹤精度。 通過(guò)對(duì)嵌入式開(kāi)發(fā)過(guò)程以及對(duì)控制系統(tǒng)構(gòu)成的分析，確定了手姿態(tài)信號(hào)輸入方案及系統(tǒng)的軟硬件總體設(shè)計(jì)方案。通過(guò)對(duì)目前流行的眾多嵌入式處理器的研究、分析、比較選擇了S3C2440處理器作為系統(tǒng)開(kāi)發(fā)硬件核心，詳細(xì)介紹了S3C2440的相關(guān)模塊的設(shè)計(jì)，包括存儲(chǔ)單元模塊、通信接口模塊、JATG接口電路。同時(shí)設(shè)計(jì)了系統(tǒng)的外圍電路像系統(tǒng)時(shí)鐘電路、電源電路、系統(tǒng)復(fù)位電路。 選擇更適合于ARM開(kāi)發(fā)的Linux系統(tǒng)作為軟件開(kāi)發(fā)平臺(tái)。實(shí)現(xiàn)了Linux系統(tǒng)向開(kāi)發(fā)板的移植、Bootloader的啟動(dòng)與編譯、設(shè)備驅(qū)動(dòng)程序的開(kāi)發(fā)；根據(jù)手姿態(tài)信號(hào)輸入方案系統(tǒng)采用分模塊、分層次的方法設(shè)計(jì)了系統(tǒng)的應(yīng)用程序——串口通信程序及手姿態(tài)識(shí)別子程序。通過(guò)分析常用的手姿態(tài)識(shí)別算法，系統(tǒng)采用基于神經(jīng)網(wǎng)絡(luò)的動(dòng)態(tài)時(shí)間規(guī)整與模板匹配相結(jié)合的動(dòng)態(tài)手姿態(tài)識(shí)別算法。并依據(jù)相應(yīng)的軟硬件測(cè)試方法對(duì)系統(tǒng)進(jìn)行了分模塊調(diào)試及系統(tǒng)的集成。
上傳時(shí)間： 2013-07-11
上傳用戶：songyuncen
《單片機(jī)程序設(shè)計(jì)技術(shù)》周航慈 北航出版的 側(cè)重講寫(xiě)程序的思想和方法很不錯(cuò) 絕版的書(shū)哦，當(dāng)當(dāng)，卓越都缺貨了
標(biāo)簽： 單片機(jī) 應(yīng)用程序 設(shè)計(jì)技術(shù)
上傳時(shí)間： 2013-05-19
上傳用戶：zl123!@#
本文內(nèi)容來(lái)源于實(shí)際工程項(xiàng)目，屬于FPGA技術(shù)在航空電子系統(tǒng)中的應(yīng)用范疇。該項(xiàng)目的主要任務(wù)是通過(guò)設(shè)計(jì)—總線適配器將嵌入式航路控制器接入航電總線，使之成為航空電子系統(tǒng)的一部分。本文主要介紹航電總線適配器的設(shè)計(jì)，包括總線適配器接口協(xié)議分析、系統(tǒng)總體規(guī)劃、主控制器的FPGA實(shí)現(xiàn)、硬件設(shè)計(jì)和軟件設(shè)計(jì)等內(nèi)容。 首先，本立在對(duì)項(xiàng)目背景、項(xiàng)目需求和總線適配器接口協(xié)議進(jìn)行分析的基礎(chǔ)上，規(guī)劃了系統(tǒng)的總體結(jié)構(gòu)。并且根據(jù)此系統(tǒng)結(jié)構(gòu)制定了相應(yīng)的轉(zhuǎn)換協(xié)議，以規(guī)范數(shù)據(jù)傳輸。其次，根據(jù)系統(tǒng)設(shè)計(jì)要求選擇主控制器和外圍器件，并以此搭建硬件平臺(tái)，完成系統(tǒng)硬件設(shè)計(jì)。本部分內(nèi)容包括主控制器的FPGA實(shí)現(xiàn)分析以及系統(tǒng)硬件各功能模塊如MIL-STD-1553B協(xié)議控制器模塊、RS-422電平轉(zhuǎn)換模塊、FPGA配置模塊和電源模塊等的設(shè)計(jì)。最后介紹了系統(tǒng)的軟件開(kāi)發(fā)，此部分主要完成了軟件的總體設(shè)計(jì)、功能模塊的劃分以及各功能模塊的軟件實(shí)現(xiàn)，包括BU-61580接口模塊、異步串口模塊和協(xié)議控制模塊等的具體設(shè)計(jì)。
上傳時(shí)間： 2013-05-22
上傳用戶：小強(qiáng)mmmm
本文結(jié)合目前國(guó)內(nèi)外航電數(shù)據(jù)處理系統(tǒng)的發(fā)展概況，設(shè)計(jì)了一款集數(shù)據(jù)采集、處理、控制及傳輸于一體的航電處理系統(tǒng)。文章首先深入研究了自適應(yīng)濾波器原理，分析了LMS算法性能，著重從影響算法性能的因素入手，通過(guò)分析仿真，改進(jìn)...
標(biāo)簽： FPGA 數(shù)據(jù)處理 傳輸系統(tǒng)
上傳時(shí)間： 2013-07-18
上傳用戶：wuyuying
本文結(jié)合目前國(guó)內(nèi)外航電數(shù)據(jù)處理系統(tǒng)的發(fā)展概況，設(shè)計(jì)了一款集數(shù)據(jù)采集、處理、控制及傳輸于一體的航電處理系統(tǒng)。文章首先深入研究了自適應(yīng)濾波器原理，分析了LMS算法性能，著重從影響算法性能的因素入手，通過(guò)分析仿真，改進(jìn)算法，提升了算法性能，給出仿真結(jié)果分析，并設(shè)計(jì)應(yīng)用于系統(tǒng)之中；其次介紹了ARINC-429航空總線和RS-422串行總線的信息標(biāo)準(zhǔn)和傳輸格式。在此基礎(chǔ)上，設(shè)計(jì)了基于FPGA的解決航電系統(tǒng)數(shù)據(jù)采集、濾波處理、控制傳輸和復(fù)雜非線性運(yùn)算的一體化實(shí)現(xiàn)方案。選用XILINX公司的FPGA，實(shí)現(xiàn)了航電數(shù)據(jù)采集、傳輸和控制，集成了ARlNC-429和RS-422兩種通信接口，實(shí)現(xiàn)了總線冗余，并實(shí)現(xiàn)了數(shù)據(jù)濾波和相應(yīng)的算法處理。最后，在實(shí)驗(yàn)室環(huán)境下，對(duì)每個(gè)模塊分別進(jìn)行了軟硬件測(cè)試。
標(biāo)簽： FPGA 數(shù)據(jù)處理 傳輸系統(tǒng)
上傳時(shí)間： 2013-07-01
上傳用戶：R50974
·詳細(xì)說(shuō)明：美國(guó)機(jī)械工程師手冊(cè)英文原版 內(nèi)有大量PDF文件 可供閱讀 可以給你很大提高
上傳時(shí)間： 2013-06-17
上傳用戶：eclipse
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
STC15系列中文用戶手5
上傳時(shí)間： 2013-10-14
上傳用戶：文993
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
