怕怕欧美视频免费大全,国产区日韩欧美,色爱综合区网

抽象層

抽象類的基本概念

關(guān)于抽象類的概述，和個人的一些總結(jié)，讓初學(xué)者更明白abstract的運用。

標(biāo)簽： 抽象基本概念

上傳時間： 2017-06-07

上傳用戶：今夕何夕
python實驗(抽象)函數(shù)

該文檔為python實驗(抽象)函數(shù)簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

標(biāo)簽： python

上傳時間： 2021-11-12

上傳用戶：trh505
抽象代數(shù)學(xué)-姚慕生編著第二版

抽象代數(shù)學(xué)-姚慕生編著第二版，希望對大家有用處。

標(biāo)簽： 抽象代數(shù)

上傳時間： 2021-12-28

上傳用戶：
有源功率因數(shù)校正技術(shù)的研究與應(yīng)用.rar

隨著自動化技術(shù)的發(fā)展和城市化進程的加快，照明用電占人類總發(fā)電量的比重也越來越大，對電子鎮(zhèn)流器的要求也越來越高，即功率因數(shù)高低的要求更加明確，功率因數(shù)高低已成為綜合衡量整流設(shè)備的一個重要指標(biāo)。本次課題采用功率因數(shù)控制芯片UC3854為核心，設(shè)計了一種較寬電壓輸入范圍、固定電壓輸出的250W的AC/DC變換器。對該變換器所用的有源功率因數(shù)校正（APFC）系統(tǒng)與UC3854芯片的原理和結(jié)構(gòu)做了詳細的分析與討論，介紹了UC3854的管腳排列及功能。所設(shè)計的以UC3854為核心的有源功率因數(shù)校正器能在90V～220V的寬電壓輸入范圍內(nèi)得到穩(wěn)定的380V直流電壓輸出，并使功率因數(shù)達到0.99以上。 MATLAB強大的信號分析處理能力對高效地設(shè)計APFC系統(tǒng)及整定各個環(huán)節(jié)的參數(shù)帶來了極大便利。本文同時也采用MATLAB設(shè)計實現(xiàn)了一個有源功率因數(shù)校正器的仿真，用SIMULINK已有模塊模擬了UC3854的控制過程，給出了仿真電路和波形。本文創(chuàng)新性的將系統(tǒng)工程引入APFC電路中，將系統(tǒng)工程中的建模分析和狀態(tài)空間法應(yīng)用到此次設(shè)計的系統(tǒng)中，使得此次工程設(shè)計提升到了抽象的數(shù)學(xué)概念上。用數(shù)學(xué)模型可以表達出主電路的工作原理，從狀態(tài)空間法中找出了改變系統(tǒng)動態(tài)性能的相應(yīng)參數(shù)，為此類電路的設(shè)計提供了理論依據(jù)。

標(biāo)簽： 有源功率因數(shù) 校正技術(shù)

上傳時間： 2013-05-24

上傳用戶：15736969615
基于DSP和FPGA的四關(guān)節(jié)實驗室機器人控制器的研制

在機器人學(xué)的研究領(lǐng)域中，如何有效地提高機器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個重要內(nèi)容。在分析了工業(yè)機器人的發(fā)展歷程和機器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對四關(guān)節(jié)實驗室機器人特有的機械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個新型全數(shù)字的基于DSP和FPGA的機器人位置伺服控制系統(tǒng)的軟、硬件平臺，實現(xiàn)對四關(guān)節(jié)實驗室機器人的精確控制。本論文從實際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實驗室機器人的本體結(jié)構(gòu)，并對其抽象簡化得到了它的運動學(xué)數(shù)學(xué)模型。在明確了實現(xiàn)機器人精確位置伺服控制的控制原理后，我們對機器人控制系統(tǒng)的諸多可行性方案進行了充分論證，并最終決定采用了三級CPU控制的控制體系結(jié)構(gòu)：第一級CPU為上位計算機，它實現(xiàn)對機器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機器人實時軌跡規(guī)劃等控制算法的運算；第二級CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實現(xiàn)了對機器人多個關(guān)節(jié)的高速并行驅(qū)動；第三級CPU為交流伺服驅(qū)動處理器，它實現(xiàn)了機器人關(guān)節(jié)伺服電機的精確三閉環(huán)誤差驅(qū)動控制，以及電機的故障診斷和自動保護等功能。此外，我們采用比普通UART速度快得多的USB來實現(xiàn)上位計算機．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。機器人系統(tǒng)的軟件設(shè)計包括兩個部分：一是采用VC++實現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負責(zé)機器人實時軌跡規(guī)劃等控制算法的運算，同時完成用戶與機器人系統(tǒng)之間的信息交互；二是采用C語言實現(xiàn)的下位DSP控制程序，它主要負責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號，實現(xiàn)對機器人的實時驅(qū)動，同時還能夠?qū)崟r的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機器人的當(dāng)前狀態(tài)信息。研究開發(fā)出來的四關(guān)節(jié)實驗室機器人控制器具有控制實時性好、定位精度高、運行穩(wěn)定可靠的特點，它允許用戶通過上位控制計算機實現(xiàn)對機器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過機器人控制箱現(xiàn)場對機器人進行回零、示教等各項操作。

標(biāo)簽： FPGA DSP 實驗室機器人控制器

上傳時間： 2013-06-11

上傳用戶：edisonfather
基于ARMLinuz平臺的SNMP圖形化監(jiān)控

Internet的快速發(fā)展以及網(wǎng)絡(luò)規(guī)模的迅速增長，使得對網(wǎng)絡(luò)管理的需求變得越來越重要。這就要求對網(wǎng)絡(luò)中所有設(shè)備及協(xié)議進行管理。而當(dāng)今網(wǎng)絡(luò)管理方式的發(fā)展趨勢是更加智能化、自動化。這就需要由網(wǎng)絡(luò)管理軟件來更大限度的減少網(wǎng)絡(luò)管理員工作量，使網(wǎng)絡(luò)管理員的工作從繁雜的管理網(wǎng)絡(luò)操作轉(zhuǎn)變到管理網(wǎng)絡(luò)工具。 SNMP（簡單網(wǎng)絡(luò)管理協(xié)議）協(xié)議由于其易于實現(xiàn)和廣泛的TCP/IP應(yīng)用基礎(chǔ)而獲得廠商的支持。而開源的NetSNMP軟件的跨平臺特性，使其在網(wǎng)絡(luò)設(shè)備中得到了廣泛應(yīng)用。但以前基于SNMP的網(wǎng)絡(luò)管理通常都是通過命令行或簡單的網(wǎng)絡(luò)管理工具，管理操作起來比較繁瑣，而且收集到的結(jié)果比較抽象。AdventNet公司出品的Opmanager軟件不僅擁有對SNMP監(jiān)控數(shù)據(jù)強大的圖形圖表生成能力，而且簡單易用。與NetSNMP結(jié)合，可以很好的實現(xiàn)企業(yè)級的網(wǎng)絡(luò)管理功能。因此本文選用Opmanager網(wǎng)絡(luò)管理軟件實現(xiàn)了基于嵌入式Linux平臺的SNMP圖形化監(jiān)控。首先介紹了SNMP協(xié)議，包括SNMP協(xié)議的概述和SNMP協(xié)議的規(guī)范。其次構(gòu)建了基于ARM7和ARM9兩套嵌入式Linux開發(fā)平臺，并在Linux PC上建立了它們的交叉編譯環(huán)境。再次把NetSNMP代理程序分別移植到了這兩套ARM平臺，并對移植的程序進行裁減和優(yōu)化使其適合在嵌入式設(shè)備上運行。最后通過Opmanager網(wǎng)絡(luò)管理軟件實現(xiàn)了對嵌入式設(shè)備的圖形化監(jiān)控，并在此基礎(chǔ)上拓展了自定義的監(jiān)控項使Opmanager管理軟件能輪詢到它們并生成實時的圖形。最后Opmanager在快照主頁面將它們定義為主視圖，在主窗口顯示出來。

標(biāo)簽： ARMLinuz SNMP 圖形化監(jiān)控

上傳時間： 2013-08-02

上傳用戶：asdfasdfd
基于ARM和uClinux的紙幣識別系統(tǒng)實時性改進

現(xiàn)階段，中國的自動售貨行業(yè)蓬勃發(fā)展。作為自動服務(wù)的核心部件，基于單片機的紙幣識別系統(tǒng)已經(jīng)越來越不能滿足市場需求。本文對基于uClinux操作系統(tǒng)和S3C4510B的紙幣識別系統(tǒng)的各個方面進行了研究。研究表明，紙幣識別系統(tǒng)要求能滿足硬實時性，但uClinux操作系統(tǒng)的實時性不強。由于uClinux功能強大，免費且資源豐富，如能成功改進本紙幣識別系統(tǒng)的實時性，紙幣識別系統(tǒng)將在成本，性能和功能性等方面有更大的優(yōu)勢，所以對實時性進行改進將非常有意義。在本紙幣識別系統(tǒng)中，紙幣特征采集子系統(tǒng)對實時性要求很高，需要滿足硬實時的要求，所以是否能滿足該子系統(tǒng)的實時性的要求，將是本紙幣識別系統(tǒng)能否很好工作的關(guān)鍵所在。通過對當(dāng)前多種uClinux實時性改進方案進行了解和研究，參考了RTAI和RTLinux的工作原理，提出了基于uClinux操作系統(tǒng)和S3C4510B的紙幣識別系統(tǒng)的實時性改進方案。紙幣特征采集子系統(tǒng)主要依靠碼盤光耦產(chǎn)生的反饋信號生成硬件中斷，然后通過處理該中斷，實現(xiàn)對紙幣特征的采集。在本文提出的方案中，為了提高系統(tǒng)對硬件中斷的反應(yīng)速度，避開uClinux對中斷的慢處理，在操作系統(tǒng)與硬件之間建立了一個特殊的硬件抽象層來管理中斷，并將紙幣特征采集功能與操作系統(tǒng)剝離，放入一個單獨的處理單元。通過這樣的處理，使得中斷產(chǎn)生時，硬件抽象層暫停uClinux操作系統(tǒng)的運行，直接將中斷交由紙幣特征采集處理單元處理，實時的完成紙幣特征數(shù)據(jù)的采集。

標(biāo)簽： uClinux ARM 識別系統(tǒng) 實時性

上傳時間： 2013-05-24

上傳用戶：shenlan
基于ARM平臺的GDB遠程調(diào)試環(huán)境的研究與移植

嵌入式系統(tǒng)開發(fā)工具在開發(fā)過程中所起的作用日益突出，相關(guān)研究、技術(shù)也隨之不斷更新。隨著硬件性能不斷提升，很多智能家電、智能手機、甚至高端游戲機都采用了嵌入式系統(tǒng)作為平臺進行開發(fā)。作為嵌入式開發(fā)的關(guān)鍵，調(diào)試環(huán)節(jié)成為嵌入式系統(tǒng)研發(fā)的主要瓶頸。在嵌入式硬件性能不斷提升的同時，嵌入式軟件規(guī)模也不斷擴大，因此調(diào)試難度也與日俱增。本文首先簡要說明了嵌入式軟件的開發(fā)過程，回顧嵌入式交叉調(diào)試技術(shù)發(fā)展的各種技術(shù)。然后分析調(diào)試器整個框架和核心，介紹了調(diào)試器相關(guān)理論和設(shè)計思想，并分別研究、對比幾種調(diào)試技術(shù)實現(xiàn)途徑和方法，并對調(diào)試器中關(guān)鍵流程進行詳細闡述。然后，針對GDB所提供i386和SPARC架構(gòu)下遠程調(diào)試環(huán)境代碼進行分析，抽象出調(diào)試樁GDB進行遠程調(diào)試的核心流程，并根據(jù)具體硬件平臺差異在ARM處理器上進行代碼和遠程調(diào)試協(xié)議移植。本文編寫過程中所使用的硬件平臺是由使用ARM7處理器的S3C4510b開發(fā)板。進入測試階段，又在S3C4480開發(fā)板上進行了測試，對這套模式的可用性進行了驗證。

標(biāo)簽： ARM GDB 遠程調(diào)試環(huán)境

上傳時間： 2013-08-04

上傳用戶：huyiming139
四關(guān)節(jié)實驗室機器人控制器的研制

在機器人學(xué)的研究領(lǐng)域中，如何有效地提高機器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個重要內(nèi)容。在分析了工業(yè)機器人的發(fā)展歷程和機器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對四關(guān)節(jié)實驗室機器人特有的機械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個新型全數(shù)字的基于DSP和FPGA的機器人位置伺服控制系統(tǒng)的軟、硬件平臺，實現(xiàn)對四關(guān)節(jié)實驗室機器人的精確控制。本論文從實際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實驗室機器人的本體結(jié)構(gòu)，并對其抽象簡化得到了它的運動學(xué)數(shù)學(xué)模型。在明確了實現(xiàn)機器人精確位置伺服控制的控制原理后，我們對機器人控制系統(tǒng)的諸多可行性方案進行了充分論證，并最終決定采用了三級CPU控制的控制體系結(jié)構(gòu)：第一級CPU為上位計算機，它實現(xiàn)對機器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機器人實時軌跡規(guī)劃等控制算法的運算；第二級CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實現(xiàn)了對機器人多個關(guān)節(jié)的高速并行驅(qū)動；第三級CPU為交流伺服驅(qū)動處理器，它實現(xiàn)了機器人關(guān)節(jié)伺服電機的精確三閉環(huán)誤差驅(qū)動控制，以及電機的故障診斷和自動保護等功能。此外，我們采用比普通UART速度快得多的USB來實現(xiàn)上位計算機．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。機器人系統(tǒng)的軟件設(shè)計包括兩個部分：一是采用VC++實現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負責(zé)機器人實時軌跡規(guī)劃等控制算法的運算，同時完成用戶與機器人系統(tǒng)之間的信息交互；二是采用C語言實現(xiàn)的下位DSP控制程序，它主要負責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號，實現(xiàn)對機器人的實時驅(qū)動，同時還能夠?qū)崟r的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機器人的當(dāng)前狀態(tài)信息。研究開發(fā)出來的四關(guān)節(jié)實驗室機器人控制器具有控制實時性好、定位精度高、運行穩(wěn)定可靠的特點，它允許用戶通過上位控制計算機實現(xiàn)對機器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過機器人控制箱現(xiàn)場對機器人進行回零、示教等各項操作。

標(biāo)簽： 實驗室機器人控制器

上傳時間： 2013-04-24

上傳用戶：極客
計算機組成實驗平臺的設(shè)計與實現(xiàn)

《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時，普遍覺得內(nèi)容抽象難于理解。但借助于該計算機組成原理實驗系統(tǒng)，學(xué)生通過實驗環(huán)節(jié)，可以進一步融會貫通學(xué)習(xí)內(nèi)容，掌握計算機各模塊的工作原理，相互關(guān)系的來龍去脈。為了增強實驗系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實驗成本，我們采用FPGA芯片技術(shù)來徹底更新現(xiàn)有的計算器組成原理實驗平臺。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計概念，使實驗系統(tǒng)具有極強的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進和擴充變得十分簡易和方便，而且使學(xué)生自己設(shè)計不同的實驗變?yōu)榭赡堋Ｓ嬎銠C組成原理實驗的最終目的是讓學(xué)生能夠設(shè)計CPU，但首先，學(xué)生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計出一個教學(xué)用的以FPGA芯片為核心的硬件平臺，然后在此基礎(chǔ)上開發(fā)出VHDL部件庫及主要邏輯功能，并設(shè)計出一套實驗。本文重點研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標(biāo)準(zhǔn)化和硬件描述能力，現(xiàn)代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現(xiàn)。同時設(shè)計實驗內(nèi)容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復(fù)合運算實驗、存儲器實驗、數(shù)據(jù)通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關(guān)聯(lián)的系統(tǒng)。每個實驗先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實驗實際上是編寫VHDL，不需要寫得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺，這樣既不會讓學(xué)生花太多的時間在畫電路圖上，又能讓學(xué)生更好的理解每個部件的工作原理和工作過程。論文首先研究分析了FPGA硬件實驗平臺，即實驗系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實驗要求，規(guī)劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構(gòu)成自己的實驗平臺。其次，論文詳細的闡述了VHDL模塊化設(shè)計，如何運用VHDL技術(shù)來依次實現(xiàn)CPU的各個功能部件。VHDL語言作為一種國際標(biāo)準(zhǔn)化的硬件描述語言，自1987年獲得IEEE批準(zhǔn)以來，經(jīng)過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設(shè)計自動化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計工具一起廣泛地進入了數(shù)字系統(tǒng)設(shè)計與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計技術(shù)。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學(xué)生需要什么樣的實驗條件，實驗內(nèi)容及步驟才能了解當(dāng)今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計，運行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。本文在基于實驗室的環(huán)境下，基本上較為完整的實現(xiàn)了一個基于FPGA的實驗平臺方案。在此基礎(chǔ)上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對FPGA與VHDL標(biāo)準(zhǔn)的進一步發(fā)展具有重要的理論和現(xiàn)實意義。

標(biāo)簽： 計算機組成實驗

上傳時間： 2013-04-24

上傳用戶：小強mmmm