VHDL語言編程，實現數字邏輯電路點陣風扇，北京郵電大學數字邏輯電路實驗
標簽： 數字邏輯電路 點陣 風扇
上傳時間： 2016-05-21
上傳用戶：whp0902
數字邏輯電路.劉必虎.沈建國,數字邏輯電路.劉必虎.沈建國
標簽： 數字邏輯電路
上傳時間： 2016-05-23
上傳用戶：JoneWine
詳細講解VHDL硬件描述語言以及數字邏輯電路，并且附有相關例子的源碼
標簽： VHDL 硬件描述語言 數字邏輯 電路設計
上傳時間： 2016-07-25
上傳用戶：copy
該文檔為MATLAB的數字邏輯電路Simulink仿真講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
標簽： matlab
上傳時間： 2022-03-10
上傳用戶：fliang
這是關于數字邏輯電路基礎知識方面的大學教材，提供給網友們學習使用！
上傳時間： 2022-07-18
上傳用戶：zhaiyawei
國外的數字邏輯電路教材，英文版。讀原著不會有翻譯軟件帶來的錯誤，還可以學習英語，一舉二得
標簽： 邏輯電路 數字電路
上傳時間： 2022-07-28
上傳用戶：aben
這個是用muxpulsII制作的有時鐘功能的電路是屬于數字邏輯的
標簽： muxpulsII 時鐘 數字邏輯 電路
上傳時間： 2015-03-02
上傳用戶：xcy122677
本文詳細分析了COOLRUNNER系列CPLD的結構,特點及功能,使用VHDL語言實現數字邏輯,實現了水下沖擊波記錄儀電路的數字電路部分.
標簽： COOLRUNNER CPLD VHDL 分
上傳時間： 2013-12-18
上傳用戶：shawvi
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現數字鐘的設計、下載和調試。 一、 功能說明 已完成功能 1. 完成秒／分／時的依次顯示并正確計數； 2. 秒／分／時各段個位滿10正確進位，秒／分能做到滿60向前進位； 3. 定時鬧鐘：實現整點報時，又揚聲器發出報時聲音； 4. 時間設置，也就是手動調時功能：當認為時鐘不準確時，可以分別對分／時鐘進行調整； 5. 利用多余兩位數碼管完成秒表顯示：A、精度達10ms；B、可以清零；C、完成暫停 可以隨時記時、暫停后記錄數據。 待改進功能： 1. 鬧鐘只是整點報時，不能手動設置報時時間，遺憾之一； 2. 秒表不能向秒進位，也就是最多只能記時100ms； 3. 秒表暫停記錄數據后不能在原有基礎上繼續計時，而是復位重新開始。 【注意】秒表為后來添加功能，所以有很多功能不成熟！
標簽： CPLD VHDL 芯片 時鐘源
上傳時間： 2014-01-02
上傳用戶：LIKE
數字電路中的組合邏輯電路，看看，挺有用的。
標簽： 數字電路 組合邏輯電路
上傳時間： 2016-04-30
上傳用戶：李夢晗
蟲蟲下載站版權所有 京ICP備2021023401號-1
