LVDS(低壓差分信號)標準ANSI/TIA /E IA26442A22001廣泛應用于許多接口器件和一些ASIC及FPGA中。文中探討了LVDS的特點及其PCB (印制電路板)設計,糾正了某些錯誤認識。應用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計算方法,給出了計算單線阻抗和差分阻抗的公式,通過實際計算說明了差分阻抗與單線阻抗的區別,并給出了PCB布線時的幾點建議。關鍵詞: LVDS, 阻抗分析, 阻抗計算, PCB設計 LVDS (低壓差分信號)是高速、低電壓、低功率、低噪聲通用I/O接口標準,其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號輸出邊緣變化很快,其信號通路表現為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進行PCB (印制電路板)設計時,超高速PCB設計和差分信號理論就顯得特別重要。
上傳時間: 2013-11-19
上傳用戶:水中浮云
第一章 傳輸線理論一 傳輸線原理二 微帶傳輸線三 微帶傳輸線之不連續分析第二章 被動組件之電感設計與分析一 電感原理二 電感結構與分析三 電感設計與模擬四 電感分析與量測傳輸線理論與傳統電路學之最大不同,主要在于組件之尺寸與傳導電波之波長的比值。當組件尺寸遠小于傳輸線之電波波長時,傳統的電路學理論才可以使用,一般以傳輸波長(Guide wavelength)的二十分之ㄧ(λ/20)為最大尺寸,稱為集總組件(Lumped elements);反之,若組件的尺寸接近傳輸波長,由于組件上不同位置之電壓或電流的大小與相位均可能不相同,因而稱為散布式組件(Distributed elements)。 由于通訊應用的頻率越來越高,相對的傳輸波長也越來越小,要使電路之設計完全由集總組件所構成變得越來越難以實現,因此,運用散布式組件設計電路也成為無法避免的選擇。 當然,科技的進步已經使得集總組件的制作變得越來越小,例如運用半導體制程、高介電材質之低溫共燒陶瓷(LTCC)、微機電(MicroElectroMechanical Systems, MEMS)等技術制作集總組件,然而,其中電路之分析與設計能不乏運用到散布式傳輸線的理論,如微帶線(Microstrip Lines)、夾心帶線(Strip Lines)等的理論。因此,本章以討論散布式傳輸線的理論開始,進而以微帶傳輸線為例介紹其理論與公式,并討論微帶傳輸線之各種不連續之電路,以作為后續章節之被動組件的運用。
標簽: 傳輸線
上傳時間: 2014-01-10
上傳用戶:sunshie
PCB 被動組件的隱藏特性解析 傳統上,EMC一直被視為「黑色魔術(black magic)」。其實,EMC是可以藉由數學公式來理解的。不過,縱使有數學分析方法可以利用,但那些數學方程式對實際的EMC電路設計而言,仍然太過復雜了。幸運的是,在大多數的實務工作中,工程師并不需要完全理解那些復雜的數學公式和存在于EMC規范中的學理依據,只要藉由簡單的數學模型,就能夠明白要如何達到EMC的要求。本文藉由簡單的數學公式和電磁理論,來說明在印刷電路板(PCB)上被動組件(passivecomponent)的隱藏行為和特性,這些都是工程師想讓所設計的電子產品通過EMC標準時,事先所必須具備的基本知識。導線和PCB走線導線(wire)、走線(trace)、固定架……等看似不起眼的組件,卻經常成為射頻能量的最佳發射器(亦即,EMI的來源)。每一種組件都具有電感,這包含硅芯片的焊線(bond wire)、以及電阻、電容、電感的接腳。每根導線或走線都包含有隱藏的寄生電容和電感。這些寄生性組件會影響導線的阻抗大小,而且對頻率很敏感。依據LC 的值(決定自共振頻率)和PCB走線的長度,在某組件和PCB走線之間,可以產生自共振(self-resonance),因此,形成一根有效率的輻射天線。在低頻時,導線大致上只具有電阻的特性。但在高頻時,導線就具有電感的特性。因為變成高頻后,會造成阻抗大小的變化,進而改變導線或PCB 走線與接地之間的EMC 設計,這時必需使用接地面(ground plane)和接地網格(ground grid)。導線和PCB 走線的最主要差別只在于,導線是圓形的,走線是長方形的。導線或走線的阻抗包含電阻R和感抗XL = 2πfL,在高頻時,此阻抗定義為Z = R + j XL j2πfL,沒有容抗Xc = 1/2πfC存在。頻率高于100 kHz以上時,感抗大于電阻,此時導線或走線不再是低電阻的連接線,而是電感。一般而言,在音頻以上工作的導線或走線應該視為電感,不能再看成電阻,而且可以是射頻天線。
上傳時間: 2013-10-09
上傳用戶:時代將軍
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間: 2013-10-22
上傳用戶:pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間: 2013-12-20
上傳用戶:康郎
設計了一種基于L6562的單級PFC反激LED電源,闡述了該電源的工作原理,對相關公式進行了推導,對功率因數校正功能的實現進行了分析,并提出了提升效率的方法。最后制作了原理樣機,通過實驗驗證了該LED驅動電源的高效率、高功率因數的特點。
上傳時間: 2013-10-29
上傳用戶:透明的心情
電路板裝配、PCB 布局和數字 IC 集成的進步造就了新一代的高密度安裝、高性能繫統。
上傳時間: 2013-10-17
上傳用戶:RQB123
大型 TFT-LCD 的功率需求量之大似乎永遠得不到滿足。電源必須滿足晶體管數目不斷增加和顯示器分辨率日益攀升的要求,並且還不能占用太大的板級空間。
上傳時間: 2014-12-24
上傳用戶:watch100
針對太陽能光伏陣列轉換效率低這一問題,提出了一種簡單可行并且能耗低的光伏陣列趨光性控制方法,來提高光伏系統的轉換效率。這里采用雙軸追蹤模式,利用天文學的計算公式,結合當地地理經緯度信息,測算出不同時刻的太陽的方位角和高度傾角,以此作為基準,進行粗略定位,并根據實時光照強度數據,對光伏陣列的位置進行精確調節。系統的全部控制均由DSP及外圍電路來實現。通過實驗所得到的數據驗證了此方法的實用價值。
上傳時間: 2013-10-15
上傳用戶:baiom
模塊電源的電氣性能是通過一系列測試來呈現的,下列為一般的功能性測試項目,詳細說明如下: 電源調整率(Line Regulation) 負載調整率(Load Regulation) 綜合調整率(Conmine Regulation) 輸出漣波及雜訊(Ripple & Noise) 輸入功率及效率(Input Power, Efficiency) 動態負載或暫態負載(Dynamic or Transient Response) 起動(Set-Up)及保持(Hold-Up)時間 常規功能(Functions)測試 1. 電源調整率 電源調整率的定義為電源供應器于輸入電壓變化時提供其穩定輸出電壓的能力。測試步驟如下:于待測電源供應器以正常輸入電壓及負載狀況下熱機穩定后,分別于低輸入電壓(Min),正常輸入電壓(Normal),及高輸入電壓(Max)下測量并記錄其輸出電壓值。 電源調整率通常以一正常之固定負載(Nominal Load)下,由輸入電壓變化所造成其輸出電壓偏差率(deviation)的百分比,如下列公式所示: [Vo(max)-Vo(min)] / Vo(normal) 2. 負載調整率 負載調整率的定義為開關電源于輸出負載電流變化時,提供其穩定輸出電壓的能力。測試步驟如下:于待測電源供應器以正常輸入電壓及負載狀況下熱機穩定后,測量正常負載下之輸出電壓值,再分別于輕載(Min)、重載(Max)負載下,測量并記錄其輸出電壓值(分別為Vo(max)與Vo(min)),負載調整率通常以正常之固定輸入電壓下,由負載電流變化所造成其輸出電壓偏差率的百分比,如下列公式所示: [Vo(max)-Vo(min)] / Vo(normal) 3. 綜合調整率 綜合調整率的定義為電源供應器于輸入電壓與輸出負載電流變化時,提供其穩定輸出電壓的能力。這是電源調整率與負載調整率的綜合,此項測試系為上述電源調整率與負載調整率的綜合,可提供對電源供應器于改變輸入電壓與負載狀況下更正確的性能驗證。 綜合調整率用下列方式表示:于輸入電壓與輸出負載電流變化下,其輸出電壓之偏差量須于規定之上下限電壓范圍內(即輸出電壓之上下限絕對值以內)或某一百分比界限內。 4. 輸出雜訊 輸出雜訊(PARD)系指于輸入電壓與輸出負載電流均不變的情況下,其平均直流輸出電壓上的周期性與隨機性偏差量的電壓值。輸出雜訊是表示在經過穩壓及濾波后的直流輸出電壓上所有不需要的交流和噪聲部份(包含低頻之50/60Hz電源倍頻信號、高于20 KHz之高頻切換信號及其諧波,再與其它之隨機性信號所組成)),通常以mVp-p峰對峰值電壓為單位來表示。 一般的開關電源的規格均以輸出直流輸出電壓的1%以內為輸出雜訊之規格,其頻寬為20Hz到20MHz。電源實際工作時最惡劣的狀況(如輸出負載電流最大、輸入電源電壓最低等),若電源供應器在惡劣環境狀況下,其輸出直流電壓加上雜訊后之輸出瞬時電壓,仍能夠維持穩定的輸出電壓不超過輸出高低電壓界限情形,否則將可能會導致電源電壓超過或低于邏輯電路(如TTL電路)之承受電源電壓而誤動作,進一步造成死機現象。 同時測量電路必須有良好的隔離處理及阻抗匹配,為避免導線上產生不必要的干擾、振鈴和駐波,一般都采用雙同軸電纜并以50Ω于其端點上,并使用差動式量測方法(可避免地回路之雜訊電流),來獲得正確的測量結果。 5. 輸入功率與效率 電源供應器的輸入功率之定義為以下之公式: True Power = Pav(watt) = Vrms x Arms x Power Factor 即為對一周期內其輸入電壓與電流乘積之積分值,需注意的是Watt≠VrmsArms而是Watt=VrmsArmsxP.F.,其中P.F.為功率因素(Power Factor),通常無功率因素校正電路電源供應器的功率因素在0.6~0.7左右,其功率因素為1~0之間。 電源供應器的效率之定義為為輸出直流功率之總和與輸入功率之比值。效率提供對電源供應器正確工作的驗證,若效率超過規定范圍,即表示設計或零件材料上有問題,效率太低時會導致散熱增加而影響其使用壽命。 6. 動態負載或暫態負載 一個定電壓輸出的電源,于設計中具備反饋控制回路,能夠將其輸出電壓連續不斷地維持穩定的輸出電壓。由于實際上反饋控制回路有一定的頻寬,因此限制了電源供應器對負載電流變化時的反應。若控制回路輸入與輸出之相移于增益(Unity Gain)為1時,超過180度,則電源供應器之輸出便會呈現不穩定、失控或振蕩之現象。實際上,電源供應器工作時的負載電流也是動態變化的,而不是始終維持不變(例如硬盤、軟驅、CPU或RAM動作等),因此動態負載測試對電源供應器而言是極為重要的。可編程序電子負載可用來模擬電源供應器實際工作時最惡劣的負載情況,如負載電流迅速上升、下降之斜率、周期等,若電源供應器在惡劣負載狀況下,仍能夠維持穩定的輸出電壓不產生過高激(Overshoot)或過低(Undershoot)情形,否則會導致電源之輸出電壓超過負載組件(如TTL電路其輸出瞬時電壓應介于4.75V至5.25V之間,才不致引起TTL邏輯電路之誤動作)之承受電源電壓而誤動作,進一步造成死機現象。 7. 啟動時間與保持時間 啟動時間為電源供應器從輸入接上電源起到其輸出電壓上升到穩壓范圍內為止的時間,以一輸出為5V的電源供應器為例,啟動時間為從電源開機起到輸出電壓達到4.75V為止的時間。 保持時間為電源供應器從輸入切斷電源起到其輸出電壓下降到穩壓范圍外為止的時間,以一輸出為5V的電源供應器為例,保持時間為從關機起到輸出電壓低于4.75V為止的時間,一般值為17ms或20ms以上,以避免電力公司供電中于少了半周或一周之狀況下而受影響。 8. 其它 在電源具備一些特定保護功能的前提下,還需要進行保護功能測試,如過電壓保護(OVP)測試、短路保護測試、過功保護等
上傳時間: 2013-10-22
上傳用戶:zouxinwang