隨著數(shù)字信號(hào)處理技術(shù)應(yīng)用的不斷深入,數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)面臨著很多挑戰(zhàn),其中面臨的四個(gè)主要問(wèn)題是:速度、設(shè)計(jì)規(guī)模、功耗和開(kāi)發(fā)周期。因此許多數(shù)字信號(hào)處理的實(shí)現(xiàn)方法被提出,其中基于FPGA的實(shí)現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 本文以數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)為應(yīng)用背景,著重研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。本文分為兩個(gè)主要部分: 第一部分以Xilinx公司的FPGA為例,總結(jié)了FPGA設(shè)計(jì)的基本方法及設(shè)計(jì)流程,并在此基礎(chǔ)上介紹了一種用于產(chǎn)品快速開(kāi)發(fā)的設(shè)計(jì)方式—基于SystemGenerator的設(shè)計(jì)方式,這種設(shè)計(jì)方式向數(shù)字信號(hào)處理系統(tǒng)的設(shè)計(jì)者提供了自上而下的FPGA解決方案。 第二部分系統(tǒng)地研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。該部分首先研究了三種適合于FPGA的FIR濾波器實(shí)現(xiàn)方法,直接結(jié)構(gòu)、轉(zhuǎn)置結(jié)構(gòu)及分布式算法。其次,討論了針對(duì)直接結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù),CSD編碼和系數(shù)分解,以及針對(duì)轉(zhuǎn)置結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù),簡(jiǎn)化加法器圖,并結(jié)合實(shí)例給出了它們的優(yōu)化效果。再次,介紹了直接結(jié)構(gòu)FIR濾波器中常用多操作數(shù)加法實(shí)現(xiàn)方法,二叉樹(shù)和Wallace樹(shù),并在Wallace樹(shù)的基礎(chǔ)上提出了一種適合于FPGA的1比特多操作數(shù)加法結(jié)構(gòu),這種實(shí)現(xiàn)結(jié)構(gòu)在實(shí)現(xiàn)采樣字長(zhǎng)與系數(shù)字長(zhǎng)均為l比特的FIR濾波器時(shí),使FPGA的資源利用率得到明顯提高。最后還給出了三種FIR濾波器實(shí)現(xiàn)方法在FPGA中應(yīng)用的優(yōu)缺點(diǎn)及其適用性,并給出了一個(gè)帶通濾波器的設(shè)計(jì)實(shí)例。 論文的研究成果已應(yīng)用于“北斗一號(hào)”導(dǎo)航定位接收機(jī)中。
標(biāo)簽:
FPGA
數(shù)字濾波器
實(shí)現(xiàn)技術(shù)
上傳時(shí)間:
2013-08-01
上傳用戶:Andy123456