該文研究了兩相逆變器-異步電動機系統的SVPWM控制技術,該系統可以廣泛應用于小功率、寬調速運行的場合.通過對電機基本方程進行Kron變換,建立了系統完整的數學模型.論文在分析國內外兩相逆變器異步電動機的SVPWM控制基礎上,提出四個電壓矢量八個工作空間的SVPWM控制技術,推導了控制參數和計算公式,提出了使電機具有圓形旋轉磁場的調制比優化方案,給出了實施該方案的逆變器功率管的導通順序和逆變器的輸出電壓波形.編制了系統仿真程序,給出SVPWM控制,兩相逆變器-異步電動機系統樣機的電壓、電流、轉速、轉矩仿真波形曲.并與采用其他控制方式,進行仿真結果比較.論證了該文提出的SVPWM控制技術在兩相逆變器-異步電動機系統中明顯地減小了電流諧波、轉矩脈動.論文建立了基于DSP控制器的兩相逆變器-異步電動機系統試驗裝置系統,系統由DSP控制器、控制電路、功率驅動電路、逆變器主電路、異步電動機等組成.完成了各工作區的SVPWM信號的生成,與理論實現一致.
上傳時間： 2013-07-27
上傳用戶：tb_6877751
DDS（Direct Digital Synthesis直接數字頻率合成技術）是廣泛應用的信號生成方法，其優點是易于程控，輸出頻率分辨率高，同時芯片的集成度高，適合于嵌入式系統設計。針對現有的壓電陶瓷電源輸出波形頻率、相位等不能程控、電路集成度不高、體積和功耗較大等問題，本文以ARM作為控制電路核心，引入DDS技術產生輸出的波形信號，并由集成高壓運放將波形信號提高至輸出級的電壓和功率。 在壓電陶瓷電源硬件電路中采用了模塊化設計，主要分為ARM控制電路、DDS系統驅動電路和波形調理電路、高壓運放電路等幾個部分。電源控制電路以三星公司的S3C2440控制器為核心，以觸摸屏作為人機輸入界面；DDS芯片選用ADI公司的AD9851，設計了DDS系統外圍驅動電路，濾波和信號調理電路，并應用了將DDS與鎖相環技術相結合的雜散問題解決方案；高壓運放電路由兩級運放電路組成，采用了電壓控制型驅動原理，放大電路的核心是PA92集成高壓運放，加入了補償電路以提高系統的響應帶寬，并在電源輸出設置了過電流保護和快速放電的放電回路。 電源軟件部分采用WINCE嵌入式系統，根據WINCE系統驅動架構設計DDS芯片的流接口程序，編寫了流接口函數和配置文件，并將流驅動程序集成入WINCE系統；編寫了基于EVC的觸摸屏人機界面主程序，由主程序將用戶輸入參數轉換為DDS芯片的控制字，并采用動態加載流驅動方式將控制字送入DDS芯片實現了對其輸出的控制。 對電源進行了不同典型波形輸出的測試實驗。在實驗中，測試了DDS信號波形輸出的精度和分辨率、電源動態輸出精度和對信號波形的跟隨性和響應性能。實驗表明，壓電陶瓷電源輸出信號波形精度較高，對波形、頻率等參數改變的響應速度快，達到電源輸出穩定性要求。
上傳時間： 2013-04-24
上傳用戶：haoxiyizhong
隨著電力電子技術的發展，模塊化程度低、缺乏靈活性、設計復雜、標準化程度低等因素日益成為制約其發展的瓶頸。而電力電子結構塊（PEBB）正是為解決以上問題而提出的方法。因此研究利用PEBB來組建功率變換器具有一定的優勢和重要的意義。 本文將電子技術和計算機技術等領域先進的、成熟的集成相關的技術應用于電力電子系統集成中，對電力電子系統集成中的操作系統、分布式控制技術和通信技術進行了研究。 將電力電子系統進行結構劃分，分為PEBB功率部分和通用控制部分。對于功率部分，采用分立元件設計了一個半橋PEBB，包括主電路、保護電路、驅動電路、吸收電路和濾波電路等。在分析和對比了各種通信接口后選擇具有“即插即用”功能的通用串行接口（USB）做為PEBB的數字通信接口。對于通用控制部分，選用具有高性價比的ARM7芯片S3C44B0X做為核心處理單元，輔以相應的外圍電路。采用USB主機控制芯片使其具有類似USB主機的功能，實現與PEBB的通信和方便“即插即用”的管理。在軟件設計上引入實時操作系統UC/OS-Ⅱ，采用多任務系統的形式，滿足電力電子操作系統實時性的要求。然后，用兩個半橋PEBB和一個通用控制器組成了一個單相全橋電壓逆變器，分析和解決PEBB之間的同步等問題。最后給出并分析了實驗結果。 通過上述工作，驗證了PEBB對解決當前電力電子技術系統集成問題的可行性，為后續研究打下基礎。
上傳時間： 2013-07-12
上傳用戶：weddps
提出了一種基于PLC的四相步進電機控制的方法,介紹了控制系統的設計方案及其軟硬件的實現方法。實現對四相步進電機的轉速控制、正反轉控制、以及步數控制。提出設計總體方案，詳細闡述了驅動電路組成。方
上傳時間： 2013-04-24
上傳用戶：dtvboyy
數字攝影的興起不可避免地引起了數碼相框的發展，因為僅有不到35％的數碼照片被打印。數碼相框的基本原理就是采用普通相框的造型，把原來相框中間的照片部分換成液晶顯示屏，配上電源，存儲介質等，使得同一個相框內可以循環播放照片，比普通相框的單一顯示功能更有優勢。從2007年開始，數碼相框的市場關注度開始激增。在2008年，數碼相框市場呈現高速發展的態勢，具有極高的潛在市場價值。 本論文以此為出發點，進行數碼相框軟件的開發研究工作。作為一款嵌入式產品，核心部件CPU采用了性能價格比、性能功耗比都很高的ARM架構處理器之中的一款——三星S3C2440A，顯示器采用了支持雙精度掃描的液晶顯示屏。軟件方面，Bootloader采用較為成熟的u-boot-1.1.4，Linux內核的版本為2.6.12，系統命令集由busybox構成。利用ARM處理器對Linux系統良好的移植性、自帶的LCD控制器、音頻控制器、SD與USB控制器的特點，進行圖像顯示、音頻播放與文件管理。對于目前大部分數碼相框在圖片瀏覽和文件管理功能上的不足，本設計的圖像顯示功能充分利用了觸摸屏功能，實現了圖像的觸摸式移動，使用戶可以自由的觀看放大后的圖像；文件管理功能則設計成了類似windows的文件瀏覽器，不僅具有豐富的文件管理功能，而且使習慣了windows的廣大用戶可以很快的熟悉此功能，并為將來升級為下一代的細分產品——數碼相冊做好準備。 本設計的核心是基于ARM平臺的系統移植與基于QT的應用程序設計。首先根據系統的總體設計思路選擇合適的硬件組合；然后在此基礎上進行u-boot的移植，嵌入式Linux的移植，QT Embedded/Qtopia的移植，以及最后QT圖形界面的設計。
上傳時間： 2013-04-24
上傳用戶：rockjablew
FPGA器件在通信、消費類電子等領域應用越來越廣泛，隨著FPGA規模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環時鐘發生器的體系結構、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環的小信號特性和瞬態特性；并給出了電荷泵鎖相環器件參數的計算表達式。其次，研究了環形振蕩器和鎖相環的相位噪聲特性。由于噪聲性能是時鐘發生器設計中的關鍵指標，本工作對此進行了較為詳細的分析。相位噪聲和抖動是衡量時鐘信號的兩個主要指標。文中從理論上推導了一階鎖相環的噪聲特性，并建立了由噪聲分析抖動和由抖動分析噪聲的解析表達式關系，并討論了環路低噪聲設計的基本原則。在前面討論和分析的基礎上，利用Hynix0.35umCMOS工藝設計了200MHz電荷泵鎖相環時鐘發生器，并進行了仿真。設計中環形振蕩器的延遲單元采用replica偏置結構，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結構，增強電路對電源和襯底噪聲的抑制作用。通過增加限流管，改善電荷泵中的開關的非理想特性。
上傳時間： 2013-04-24
上傳用戶：變形金剛
隨著現代雷達技術的不斷發展,電子偵察設備面臨電磁環境日益復雜多變,發展寬帶化、數字化、多功能、軟件化的電子偵察設備已是一項重要的任務.然而,目前的寬帶A/D與后續DSP之間的工作速率總有一到兩個數量級的差別,二者之間的瓶頸成為電子偵察系統數字化的最大障礙.通信領域軟件無線電的成功應用為電子偵察系統的發展提供了一種理想模式.另一方面,微電子技術的快速發展,以及FPGA的廣泛應用,在很大程度上影響了數字電路的設計與開發.這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數字下變頻結構,并從軟件無線電原理出發,從理論推導和計算機仿真兩方面對該結構進行了驗證,并進一步給出該結構改進方案以及改進的多相濾波數字下變頻結構的硬件實現方法.本文將多相濾波下變頻的并行結構應用到數字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實現,不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實時處理速度.經過多相濾波下變頻處理后的數據,在速率和數據量上都有大幅減少,達到了現有通用DSP器件處理能力的要求.另外,本人還用FPGA設計了實驗電路,利用微機串口,與實驗目標板進行控制和數據交換.利用FPGA的在線編程特性,可以方便靈活的對各種實現方法加以驗證和比較.
上傳時間： 2013-04-24
上傳用戶：moerwang
全橋的好書啊，據說是現在移相全橋類書籍的鼻祖啊
標簽： 移相全橋
上傳時間： 2013-07-03
上傳用戶：zhch602
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前，常用的頻率合成技術有直接式頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數字通信領域。 本論文是利用FPGA完成一個DDS系統。DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括：相位累加器，可在時鐘的控制下完成相位的累加(一般由ROM實現)；DA轉換電路，將數字形式的幅度碼轉換成模擬信號。 本文根據設計指標，進行了DDS系統分析和設計，包括DDS系統框圖的設計，相位控制字和頻率控字的設計，以及軟件和硬件設計，重點在于利用FPGA改進設計，包括控制系統(頻率控制器和初始相位控制器)，尋址系統(相位累加器和數據存儲器)，以及轉換系統(D/A轉換器和濾波器)的設計。介紹了利用現場可編程邏輯門陣列(FPGA)實現數控振蕩器(DNO，即DDS)的原理、電路結構，重點介紹了DDS技術在FPGA中的實現方法，給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進行直接數字頻率合成的VHDL源程序。
上傳時間： 2013-04-24
上傳用戶：huangzchytems
stm32數碼相框stm32數碼相框stm32數碼相框stm32數碼相框stm32數碼相框
上傳時間： 2013-04-24
上傳用戶：xiehao13
