5分鐘學(xué)會(huì)使用CPLD,經(jīng)典資料，有想學(xué)習(xí)CPLD的朋友有福了
標(biāo)簽： CPLD 分
上傳時(shí)間： 2013-08-22
上傳用戶：xmsmh
這里搜集了關(guān)于ＣＰＬＤ的一些典型應(yīng)用，詳細(xì)的闡述了起原理和制作，
標(biāo)簽： CPLD 典型
上傳時(shí)間： 2013-08-29
上傳用戶：yd19890720
ARM和CPLD的JTAG的原理圖，以及PCB圖，為公司做的，順便發(fā)出來，有需要的可以下栽
標(biāo)簽： CPLD JTAG ARM 原理圖
上傳用戶：windypsm
cpld下載原理圖 cpld下載原理圖
標(biāo)簽： cpld 下載線 原理圖
上傳時(shí)間： 2013-08-31
上傳用戶：sunshine1402
一個(gè)fpga開發(fā)板的原理圖，此板具有l(wèi)ed燈、ram、flash
標(biāo)簽： flash fpga led ram
上傳用戶：gxf2016
FPGA開發(fā)的技術(shù)資料包括原理圖和其它信息
標(biāo)簽： FPGA 技術(shù)資料 原理圖
上傳時(shí)間： 2013-09-01
上傳用戶：fhjdliu
FPGA原理設(shè)計(jì)與應(yīng)用，請(qǐng)用dgreader free.exe打開
標(biāo)簽： FPGA
上傳用戶：gps6888
CPLD與8051的總線接口的VHDL設(shè)計(jì)源碼,包括原理圖,VHDL語言的源程序,仿真波形,設(shè)計(jì)的詳細(xì)說明
標(biāo)簽： CPLD 8051 VHDL 總線接口
上傳用戶：bpgfl
dsp與cpld的連接原理圖，華綁的哦！
標(biāo)簽： cpld dsp 連接 原理圖
上傳用戶：jennyzai
是關(guān)于FPGA/URT原理的一個(gè)詳細(xì)描述.而且里面還有DDAIII實(shí)驗(yàn)箱的URT驅(qū)動(dòng)實(shí)現(xiàn).
標(biāo)簽： FPGA URT
上傳時(shí)間： 2013-09-03
上傳用戶：xcy122677
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
