青青久久av,欧美国产三级,日韩欧美国产三级电影视频

數(shù)據(jù)測(cè)控

VERILOG HDL 實(shí)際工控項(xiàng)目源碼

VERILOG HDL 實(shí)際工控項(xiàng)目源碼\r\n開(kāi)發(fā)工具 altera quartus2

標(biāo)簽： VERILOG HDL 工控項(xiàng)目

上傳時(shí)間： 2013-09-05

上傳用戶：youmo81
Protel99畫的一款四層工控板內(nèi)容詳細(xì)

Protel99畫的一款四層工控板內(nèi)容詳細(xì)，使用方便

標(biāo)簽： Protel 99 工控板

上傳時(shí)間： 2013-09-13

上傳用戶：1397412112
壓控振蕩器（可編程時(shí)鐘振蕩器）

壓控振蕩器（可編程時(shí)鐘振蕩器）

標(biāo)簽： 壓控振蕩器可編程時(shí)鐘振蕩器

上傳時(shí)間： 2013-10-30

上傳用戶：cmc_68289287
基于USB6008的多功能數(shù)據(jù)測(cè)控系統(tǒng)

基于USB6008的多功能數(shù)據(jù)測(cè)控系統(tǒng)

標(biāo)簽： 6008 USB 多功能數(shù)據(jù)測(cè)控

上傳時(shí)間： 2013-10-23

上傳用戶：lijianyu172
STD標(biāo)準(zhǔn)中信號(hào)模型同步和門控機(jī)制研究

隨著對(duì)IEEE1641標(biāo)準(zhǔn)研究的逐漸深入，信號(hào)的構(gòu)建成為了研究重點(diǎn)。對(duì)信號(hào)模型進(jìn)行同步和門控控制，可以影響到TSF（測(cè)試信號(hào)框架）模型的輸出，從而達(dá)到控制信號(hào)的目的，使測(cè)試需求更加完善以及測(cè)試過(guò)程更加精確。

標(biāo)簽： STD 標(biāo)準(zhǔn) 信號(hào)模型門控機(jī)制

上傳時(shí)間： 2014-01-01

上傳用戶：YUANQINHUI
語(yǔ)音識(shí)別組件轉(zhuǎn)化為控件的方法

在使用一些專用開(kāi)發(fā)工具如Authorware時(shí)，常遇到不支持COM組件調(diào)用的問(wèn)題。文中介紹了將COM組件和ActiveX控件的轉(zhuǎn)化方法以解決這種問(wèn)題。根據(jù)組件的函數(shù)和數(shù)據(jù)成員在控件中添加相應(yīng)的屬性、方法和事件來(lái)設(shè)計(jì)控件。文中以一個(gè)語(yǔ)音識(shí)別組件來(lái)詳細(xì)說(shuō)明轉(zhuǎn)化方法和流程。最后，在Authorware工具中調(diào)用語(yǔ)音識(shí)別控件并能夠識(shí)別出文本。

標(biāo)簽： 語(yǔ)音識(shí)別控件轉(zhuǎn)化

上傳時(shí)間： 2013-11-03

上傳用戶：XLHrest
聲光雙控?zé)?

聲光雙控?zé)?

標(biāo)簽： 聲光雙控

上傳時(shí)間： 2013-11-21

上傳用戶：lu2767
壓控振蕩電路的設(shè)計(jì)

能實(shí)現(xiàn)VCO 功能的電路很多，常用的有分立器件構(gòu)成的振蕩器和集成壓控振蕩器。如串聯(lián)諧振電容三點(diǎn)式電路、壓控晶體振蕩器，積分-施密特電路、射級(jí)耦合多諧振蕩器、變?nèi)荻O管調(diào)諧LC 振蕩器和數(shù)字門電路等幾種。它們之間各有優(yōu)缺點(diǎn)，下面做簡(jiǎn)要分析，并選擇最合適的方案。

標(biāo)簽： 壓控振蕩電路

上傳時(shí)間： 2013-11-06

上傳用戶：tdyoung
聲控開(kāi)關(guān)和光控開(kāi)關(guān)的制作

聲控開(kāi)關(guān)和光控開(kāi)關(guān)的制作

標(biāo)簽： 聲控開(kāi)關(guān) 光控開(kāi)關(guān)

上傳時(shí)間： 2013-10-27

上傳用戶：shaoyun666
pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時(shí)間： 2013-10-22

上傳用戶：pei5