自己現在用的CPLD下載線，用74HC244芯片\r\n要注意設置下載模式
標簽： CPLD 244 74 HC
上傳時間： 2013-08-31
上傳用戶：dancnc
基于fpga的JPEG編解碼器設計，采用流水線優化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
標簽： fpga JPEG 編解碼器
上傳用戶：taa123456
用CPLD控制曼徹斯特編解碼器，很詳細的文字說明。
標簽： CPLD 控制 曼徹斯特 編解碼器
上傳時間： 2013-09-01
上傳用戶：xiaodu1124
本文詳細介紹了制作電路板的方法及步驟.\r\n實驗板的功能\r\n這個實驗板可以做如下實驗：\r\n1．可以進行運算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實驗\r\n2．可以進行觸發器、寄存器、計數器和一般時序電路的實驗\r\n3．可以進行頻率計電路、時鐘電路、計時電路、交通燈等復雜數字系統的實驗\r\n4．加擴展板可以進行A/D、D/A、串行E2ROM和8031單片機等方面的實驗\r\n
標簽： CPLD 電路 實驗板
上傳用戶：吾學吾舞
摘要本文介紹了一種用CPLD設計GPS數字通道相關器中C／A碼產生囂的方法，詳細分析了設計原理并給出了相應的仿真結果．這種設計方法已在我們研制的GPS，GLONASS兼容機中得到實際應用。
標簽： CPLD GPS 數字
上傳用戶：wangdean1101
JPEG2000分數位平面編碼器的fpga電路實現
標簽： JPEG 2000 fpga 分
上傳時間： 2013-09-03
上傳用戶：牛布牛
本人編寫的FPGA光電編碼器輸入模塊,沒有實驗,但仿真基本實現,希望有參考價值.
標簽： FPGA 光電編碼器 輸入 模塊
上傳用戶：s363994250
論文格式，內含Viterbi編解碼器的完整vhdl代碼，文件為.nh格式
標簽： Viterbi vhdl 編解碼器 代碼
上傳用戶：qiaoyue
基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
標簽： CPLD-FPGA 整數 分頻器
上傳用戶：pioneer_lvbo
JTAG CPLD實現源代碼，比用簡單并口調試器快5倍以上。\r\n以前總覺得簡單的并口jtag板速度太慢，特別是調試bootloader的時候，簡直難以忍受。最近沒什么事情，于是補習了幾天vhdl，用cpld實現了一個快速的jtag轉換板。cpld用epm7128stc100-15，晶振20兆，tck頻率5兆。用sjf2410作測試，以前寫50k的文件用時5分鐘，現在則是50秒左右。tck的頻率還可以加倍，但是不太穩定，而且速度的瓶頸已經不在tck這里，而在通訊上面了。\r\n
標簽： JTAG CPLD 源代碼
上傳時間： 2013-09-04
上傳用戶：LANCE
蟲蟲下載站版權所有 京ICP備2021023401號-1
