本技術(shù)文章將介紹如何運(yùn)用 NI LabVIEW FPGA 來設(shè)計(jì)並客製化個(gè)人的 RF 儀器，同時(shí)探索軟體設(shè)計(jì)儀器可為測(cè)試系統(tǒng)所提供的優(yōu)勢(shì)。
上傳時(shí)間： 2013-11-24
上傳用戶：toyoad
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時(shí),需加補(bǔ)強(qiáng)邊. 5.陰陽板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
標(biāo)簽： PCB 阻抗匹配 計(jì)算工具 教程
上傳時(shí)間： 2014-12-31
上傳用戶：sunshine1402
本軟件是多種EDA軟件的鼠標(biāo)增強(qiáng)工具，綠色單文件，支持Win9x/NT/2000/XP/WIN7，其中WIN7需要以管理員模式運(yùn)行，另外，Win9x需要編譯成非UNICODE版本，有需要的用戶可發(fā)郵件給我索取，支持protel99se，DXP(AD)，PADS，OrCAD的capture、Cam350、Saber、PC Schematic、Allegro、CircuitCAM,并且對(duì)每個(gè)軟件的功能都可設(shè)置，用戶可根據(jù)使用習(xí)慣打開或者關(guān)閉功能。 軟件啟動(dòng)時(shí)和啟動(dòng)后每隔24小時(shí)檢查更新，如果系統(tǒng)能上網(wǎng)，有更新時(shí)會(huì)有增量更新信息。 針對(duì)protel99se, DXP,Altium Designer： 1. 向上滾動(dòng)滾輪 --> 放大，相當(dāng)于PageUp(不能改掉軟件原來的快捷鍵，否則就不靈了) 2. 向下滾動(dòng)滾輪 --> 縮小，相當(dāng)于PageDown(不能改掉軟件原來的快捷鍵，否則就不靈了) 3. 按下滾輪 --> 切換有效圖層并刷新，相當(dāng)于小鍵盤'*'的功能 4. 按左鍵拖目標(biāo) --> 再按右鍵可旋轉(zhuǎn)，相當(dāng)于空格鍵的功能，在布局時(shí)非常好用，請(qǐng)留意 5. 按右鍵拖動(dòng)屏幕 6. 原理圖里單擊中鍵呼出放置菜單，相當(dāng)于按“P”鍵1次，連按兩次相當(dāng)于直接放置元件 7. 按中鍵向左移動(dòng)撤消操作，相當(dāng)于ALT+Backspace 8. 按中鍵向右移動(dòng)重做操作，相當(dāng)于CTRL+Backspace 9. 按中鍵向上移動(dòng)，畫線時(shí)刪除上一次操作，相當(dāng)于按Backspace 10.按中鍵向下移動(dòng)，可刪除當(dāng)前焦點(diǎn)或選中內(nèi)容，相當(dāng)于按DELETE和CTRL+DELETE 針對(duì)PADS(支持各種版本logic, pcb)： 1. 向上滾動(dòng)滾輪 --> 放大，相當(dāng)于PageUp 2. 向下滾動(dòng)滾輪 --> 縮小，相當(dāng)于PageDown 3. 按住鼠標(biāo)右鍵移動(dòng)，可移動(dòng)工作區(qū)，相當(dāng)于SHIFT+滾輪或者ALT+滾輪，不平滑 4. 鼠標(biāo)中鍵點(diǎn)擊 --> 切換圖層，相當(dāng)于F4，原中鍵點(diǎn)擊功能廢棄 5. 按左鍵拖目標(biāo) --> 再按右鍵可旋轉(zhuǎn)，相當(dāng)于TAB鍵的功能，在布局時(shí)非常好用，請(qǐng)留意
標(biāo)簽： EDA
上傳時(shí)間： 2013-11-08
上傳用戶：cooran
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時(shí),需加補(bǔ)強(qiáng)邊. 5.陰陽板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
標(biāo)簽： PCB 阻抗匹配 計(jì)算工具 教程
上傳時(shí)間： 2013-10-15
上傳用戶：3294322651
本軟件是多種EDA軟件的鼠標(biāo)增強(qiáng)工具，綠色單文件，支持Win9x/NT/2000/XP/WIN7，其中WIN7需要以管理員模式運(yùn)行，另外，Win9x需要編譯成非UNICODE版本，有需要的用戶可發(fā)郵件給我索取，支持protel99se，DXP(AD)，PADS，OrCAD的capture、Cam350、Saber、PC Schematic、Allegro、CircuitCAM,并且對(duì)每個(gè)軟件的功能都可設(shè)置，用戶可根據(jù)使用習(xí)慣打開或者關(guān)閉功能。 軟件啟動(dòng)時(shí)和啟動(dòng)后每隔24小時(shí)檢查更新，如果系統(tǒng)能上網(wǎng)，有更新時(shí)會(huì)有增量更新信息。 針對(duì)protel99se, DXP,Altium Designer： 1. 向上滾動(dòng)滾輪 --> 放大，相當(dāng)于PageUp(不能改掉軟件原來的快捷鍵，否則就不靈了) 2. 向下滾動(dòng)滾輪 --> 縮小，相當(dāng)于PageDown(不能改掉軟件原來的快捷鍵，否則就不靈了) 3. 按下滾輪 --> 切換有效圖層并刷新，相當(dāng)于小鍵盤'*'的功能 4. 按左鍵拖目標(biāo) --> 再按右鍵可旋轉(zhuǎn)，相當(dāng)于空格鍵的功能，在布局時(shí)非常好用，請(qǐng)留意 5. 按右鍵拖動(dòng)屏幕 6. 原理圖里單擊中鍵呼出放置菜單，相當(dāng)于按“P”鍵1次，連按兩次相當(dāng)于直接放置元件 7. 按中鍵向左移動(dòng)撤消操作，相當(dāng)于ALT+Backspace 8. 按中鍵向右移動(dòng)重做操作，相當(dāng)于CTRL+Backspace 9. 按中鍵向上移動(dòng)，畫線時(shí)刪除上一次操作，相當(dāng)于按Backspace 10.按中鍵向下移動(dòng)，可刪除當(dāng)前焦點(diǎn)或選中內(nèi)容，相當(dāng)于按DELETE和CTRL+DELETE 針對(duì)PADS(支持各種版本logic, pcb)： 1. 向上滾動(dòng)滾輪 --> 放大，相當(dāng)于PageUp 2. 向下滾動(dòng)滾輪 --> 縮小，相當(dāng)于PageDown 3. 按住鼠標(biāo)右鍵移動(dòng)，可移動(dòng)工作區(qū)，相當(dāng)于SHIFT+滾輪或者ALT+滾輪，不平滑 4. 鼠標(biāo)中鍵點(diǎn)擊 --> 切換圖層，相當(dāng)于F4，原中鍵點(diǎn)擊功能廢棄 5. 按左鍵拖目標(biāo) --> 再按右鍵可旋轉(zhuǎn)，相當(dāng)于TAB鍵的功能，在布局時(shí)非常好用，請(qǐng)留意
標(biāo)簽： EDA
上傳時(shí)間： 2014-01-14
上傳用戶：竺羽翎2222
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時(shí)能顧慮製造的需求, 提高自動(dòng)置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-11-03
上傳用戶：tzl1975
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號(hào)到800×600 的VGA 格式轉(zhuǎn)換的實(shí)現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機(jī)均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號(hào)不能直接在VGA 顯示器上顯示, 而在許多場(chǎng)合需要在VGA 顯示器上實(shí)時(shí)監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對(duì)圖像進(jìn)行實(shí)時(shí)顯示, 本文采用一種近似的雙線性插值方法對(duì)圖像進(jìn)行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場(chǎng)可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時(shí)隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強(qiáng), 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中發(fā)揮著越來越重要的作用。本課題的設(shè)計(jì)就是采用VHDL 描述, 基于FPGA 來實(shí)現(xiàn)的。
標(biāo)簽： PAL-VGA FPGA 轉(zhuǎn)換器
上傳時(shí)間： 2014-02-22
上傳用戶：a1054751988
•1-1 傳輸線方程式 •1-2 傳輸線問題的時(shí)域分析 •1-3 正弦狀的行進(jìn)波 •1-4 傳輸線問題的頻域分析 •1-5 駐波和駐波比 •1-6 Smith圖 •1-7 多段傳輸線問題的解法 •1-8 傳輸線的阻抗匹配
上傳時(shí)間： 2013-10-21
上傳用戶：fhzm5658
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
特點(diǎn)： 精確度±0.15%滿刻度 可同時(shí)測(cè)量交流相電壓,線電壓,電流,實(shí)功率,虛功率,功率因素,頻率,仟瓦小時(shí) 輸入配線系統(tǒng)可任意選擇(1f2W/1f3W/3f3W/3f4W) CT比與PT比可任意設(shè)定(1至9999) 手動(dòng)與自動(dòng)顯示模式可任意規(guī)劃 3組警報(bào)控制功能 數(shù)位RS-485界面
上傳時(shí)間： 2013-11-14
上傳用戶：life840315
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
