作為性能優(yōu)異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國擁有自主知識產(chǎn)權(quán)的3G通信標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實(shí)際應(yīng)用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進(jìn)行簡化，加速，使其轉(zhuǎn)化成為適合在硬件上實(shí)現(xiàn)的算法，將實(shí)驗(yàn)室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究內(nèi)容有以下兩點(diǎn)： 其一，提出信道自適應(yīng)迭代譯碼方案。在事先設(shè)定最大迭代次數(shù)的情況下，自適應(yīng)Turbo碼譯碼算法能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)。 仿真結(jié)果表明：該自適應(yīng)迭代譯碼方案能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據(jù)得到的信道自適應(yīng)迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應(yīng)迭代譯碼算法轉(zhuǎn)化成為硬件設(shè)計實(shí)現(xiàn)，得到硬件電路，并對得到的譯碼器硬件電路進(jìn)行測試。 測試結(jié)果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實(shí)驗(yàn)仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)，在近年來得到了迅速的發(fā)展。論文針對直擴(kuò)通信系統(tǒng)中偽碼和載波同步問題而展開，研究了直擴(kuò)系統(tǒng)的結(jié)構(gòu)、性能及完成了相關(guān)參數(shù)的計算，改進(jìn)了包絡(luò)算法，設(shè)計了解擴(kuò)和解調(diào)器，最后用ISE9.1實(shí)現(xiàn)了解擴(kuò)和解調(diào)器的仿真波形，驗(yàn)證了設(shè)計的正確性。 論文研究了擴(kuò)頻通信系統(tǒng)的特點(diǎn)、國內(nèi)外發(fā)展現(xiàn)狀及理論基礎(chǔ)，完成了DS-QPSK接收機(jī)的解擴(kuò)器和解調(diào)器的設(shè)計與實(shí)現(xiàn)。解擴(kuò)器主要圍繞著偽碼的捕獲與跟蹤這一核心，分析了解擴(kuò)器的結(jié)構(gòu)、性能及其完成了相關(guān)參數(shù)的計算，完成了數(shù)字下變頻器、偽碼發(fā)生電路、偽碼相關(guān)積分提取電路、多通道快碼捕獲電路、偽碼跟蹤鑒相電路、偽碼時鐘調(diào)整電路的設(shè)計，并在ISE9.1編程綜合得到仿真結(jié)果，驗(yàn)證了設(shè)計的正確性。由于相關(guān)積分包絡(luò)算法是整個系統(tǒng)的基礎(chǔ)和核心，為了減少時延和系統(tǒng)所占硬件資源，改進(jìn)了包絡(luò)算法并得到了仿真驗(yàn)證。結(jié)果表明，它不但減少了硬件資源的占用、縮短了延時，而且對整個系統(tǒng)的優(yōu)化起著決定性的作用。論文給出了偽碼同步的仿真結(jié)果及資源占用情況，有力地說明了解擴(kuò)器占用資源少、時延短等特點(diǎn)。 解調(diào)器研究了頻偏及載波相位誤差對信號的影響及同步方案，完成了數(shù)控振蕩器、反正切鑒頻器、環(huán)路濾波器的設(shè)計并得到了相關(guān)的仿真波形，實(shí)現(xiàn)了載波的跟蹤，給出了仿真結(jié)果及資源占用情況，對系統(tǒng)實(shí)現(xiàn)過程中的一些經(jīng)驗(yàn)進(jìn)行了總結(jié)。最后是對論文工作的一些總結(jié)和對今后工作的展望。
上傳時間： 2013-06-13
上傳用戶：924484786
GSM是全球使用最為廣泛的一種無線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號疊加有各種誤差因素的影響。GSM接收機(jī)的實(shí)現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對GSM基帶同步技術(shù)進(jìn)行研究，選擇一種最合適的同步算法。GSM的同步既有時間同步，也有頻率同步。 @@ 軟件無線電是當(dāng)前通信領(lǐng)域引入注目的熱點(diǎn)之一。長期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實(shí)現(xiàn)GSM接收機(jī)的基帶算法，體現(xiàn)了軟件無線電技術(shù)的思想，選擇用它們來實(shí)現(xiàn)的GSM接收機(jī)具有靈活、可靠、擴(kuò)展性好的優(yōu)點(diǎn)。 @@ 論文主要討論GSM接收機(jī)同步算法與基于FPGA和DSP的GSM接收機(jī)設(shè)計， @@ 主要內(nèi)容包括： @@ 通過相關(guān)理論知識的學(xué)習(xí)，設(shè)計驗(yàn)證了GSM基帶同步算法。對FB時間同步，討論了包絡(luò)檢測和FFT變換兩種不同的方法；對SB時間同步，介紹實(shí)相關(guān)和復(fù)相關(guān)兩種方法；對頻率同步，給出了一種對FB運(yùn)用相關(guān)運(yùn)算來精確估計頻率誤差的算法。 @@ 設(shè)計了使用GSM射頻收發(fā)芯片RDA6210并通過實(shí)驗(yàn)室的ALTERA EP3C25FPGA開發(fā)板進(jìn)行控制的GSM射頻端的解決方案，論文對RDA6210的性能和控制方式進(jìn)行了詳細(xì)的介紹，設(shè)計了芯片的控制模塊，得到了下變頻后的GSM基帶信號。 @@ 設(shè)計了基于RF前端+FPGA的GSM接收機(jī)方案。利用ALTERA EP2S180開發(fā)平臺來完成基帶數(shù)據(jù)的處理。針對ALTERA EP2S180開發(fā)平臺模數(shù)轉(zhuǎn)換器AD9433的特點(diǎn)使用THS4501設(shè)計了單獨(dú)的差分運(yùn)算放大器模塊；設(shè)計了平臺的數(shù)據(jù)存儲方案并將該平臺得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計了基于RF前端+DSP的GSM接收機(jī)方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設(shè)計了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲方案。 @@ 給出了接收機(jī)硬件測試的結(jié)果，從多方面驗(yàn)證了所設(shè)計硬件平臺的可靠性。 @@關(guān)鍵詞：GSM接收機(jī)；同步；RF； FPGA；DSP；
上傳時間： 2013-07-01
上傳用戶：sh19831212
隨著信息時代的到來，用戶對數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達(dá)接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強(qiáng)，不但可以糾正隨機(jī)差錯，而且對突發(fā)錯誤的糾錯能力也很強(qiáng)，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識，重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計了一種便于硬件實(shí)現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時延時更小。 本論文設(shè)計了C++仿真平臺，并與HDL代碼結(jié)果進(jìn)行了對比驗(yàn)證。Verilog HDL代碼經(jīng)過modelsim仿真驗(yàn)證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗(yàn)證及測試表明，本設(shè)計在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
無線傳感器網(wǎng)絡(luò)（Wireless Sensor Networks，WSN）是由大量傳感器節(jié)點(diǎn)組成，這些節(jié)點(diǎn)部署在監(jiān)測區(qū)域內(nèi)通過無線通信方式，形成的一個多跳自組織的網(wǎng)絡(luò)。整個網(wǎng)絡(luò)的作用是協(xié)作地感知、采集和處理網(wǎng)絡(luò)覆蓋區(qū)域中監(jiān)測對象的信息，并發(fā)送給觀察者，可廣泛應(yīng)用于環(huán)境監(jiān)測、醫(yī)療護(hù)理、軍事、商業(yè)等多個領(lǐng)域。 媒體訪問控制（Medium Access Control，MAC）協(xié)議處于無線傳感器網(wǎng)絡(luò)協(xié)議的物理層和路由層之間，用于在傳感器節(jié)點(diǎn)間公平有效地共享通信媒介，對傳感器網(wǎng)絡(luò)的性能有較大影響。與傳統(tǒng)無線網(wǎng)絡(luò)不同，提高能量效率和可擴(kuò)展性是無線傳感器網(wǎng)絡(luò)MAC協(xié)議設(shè)計的主要目標(biāo)。 本文主要闡述基于FPGA對IEEE802．15．4 MAC層功能的實(shí)現(xiàn)。首先介紹了無線傳感器網(wǎng)絡(luò)的體系結(jié)構(gòu)、MAC協(xié)議的設(shè)計要求以及已有的MAC層協(xié)議，討論了無線傳感器網(wǎng)絡(luò)MAC層的主要要求和功能。然后詳細(xì)介紹和分析了IEEE802．15．4的MAC協(xié)議，并在此基礎(chǔ)上，通過NS2平臺對MAC層協(xié)議進(jìn)行了仿真，研究不同網(wǎng)絡(luò)負(fù)荷下信道訪問機(jī)制的各個參數(shù)對吞吐量，丟包率，傳輸延時的影響，分析了隱蔽站問題、確認(rèn)幀機(jī)制。 本文對MAC層中的主要功能，諸如數(shù)據(jù)收發(fā)、幀處理、信道接入方式以及幀檢驗(yàn)等提出了基于FPGA的硬件解決方法。設(shè)計選用硬件描述語言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進(jìn)行時序仿真驗(yàn)證，最終下載到自主設(shè)計Altera公司的Cyclone開發(fā)板中。 對設(shè)計的驗(yàn)證采取的是由里及外的方式，先對系統(tǒng)主模塊的功能進(jìn)行驗(yàn)證，然后下載到與CC2430開發(fā)板相連接的FPGA中對設(shè)計進(jìn)行驗(yàn)證測試。驗(yàn)證流程是功能仿真、時序仿真和板級調(diào)試，最終通過測試，驗(yàn)證了該設(shè)計的功能。測試結(jié)果表明，該模塊能滿足無線傳感器網(wǎng)絡(luò)低速率應(yīng)用環(huán)境的需要，具有優(yōu)良的擴(kuò)展性能，達(dá)到了預(yù)期的設(shè)計目標(biāo)。
標(biāo)簽： FPGA MAC 無線傳感器網(wǎng)絡(luò)
上傳時間： 2013-06-14
上傳用戶：竺羽翎2222
移動無線信道特性對移動通信系統(tǒng)性能具有重要影響，移動信道建模和仿真對移動通信系統(tǒng)的研發(fā)具有重要意義。因此，對移動信道建模與仿真進(jìn)行研究，具有重要的理論意義和實(shí)際應(yīng)用價值。 本文從無線電波的傳播特點(diǎn)出發(fā)，分析了無線電波的傳播模型和描述信道特性的主要參數(shù)，重點(diǎn)分析了移動小尺度衰落模型；結(jié)合無線電波傳輸環(huán)境的特點(diǎn)，研究了平坦衰落信道和頻率選擇性信道的特點(diǎn)，設(shè)計了基于FPGA的移動無線信道仿真器，同時給予了軟硬件驗(yàn)證。 本文從衰落的數(shù)學(xué)模型角度研究了信道傳輸特性，以及各項(xiàng)參數(shù)對信道特性的影響。主要做了以下幾個方面的工作： 1.簡要介紹了無線電通信的發(fā)展史及信道建模與仿真的意義；論述了信道對無線信號主要的三類影響：自由空間的路徑損失、陰影衰落、多徑衰落；分析了無線通信傳播環(huán)境，移動無線通信信道仿真的基本模型，同時介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實(shí)現(xiàn)方法。 2.對移動無線信道特性進(jìn)行了Matlab仿真，對仿真結(jié)果進(jìn)行了對比分析，對影響信道特性的主要參數(shù)設(shè)置進(jìn)行了分析仿真。 3.設(shè)計了一種基于FPGA的移動無線信道仿真器，并對實(shí)現(xiàn)該仿真器的關(guān)鍵技術(shù)和實(shí)現(xiàn)方法進(jìn)行了分析。該信道仿真器能夠?qū)崟r模擬窄帶信號條件下無線信道的主要特點(diǎn)，如多徑時延、多普勒頻移、瑞利衰落等，其主要的技術(shù)指標(biāo)達(dá)到了設(shè)計要求。該模擬器結(jié)構(gòu)簡單，參數(shù)可調(diào)，易于擴(kuò)展，通用性強(qiáng)，可以部分或全部集成到處于研制階段的接收機(jī)中，以便于性能測試，也可應(yīng)用于教學(xué)實(shí)踐。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
本研究針對目標(biāo)識別等系統(tǒng)中由于載機(jī)轉(zhuǎn)動而使目標(biāo)圖像發(fā)生旋轉(zhuǎn)，給測量及人眼觀察帶來的影響，因此需要對目標(biāo)圖像進(jìn)行實(shí)時的反旋轉(zhuǎn)處理，對目前出現(xiàn)的消像旋技術(shù)進(jìn)行分析和比較，選擇從電子學(xué)消旋方法出發(fā)，研究圖像消像旋的方法，并給出了基于FPGA的實(shí)時消像旋系統(tǒng)的完整結(jié)構(gòu)和相應(yīng)的算法設(shè)計。 本文在對電子圖像消旋原理的深入分析的基礎(chǔ)上，設(shè)計并利用Visual C++6.0軟件仿真實(shí)現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法，再利用后插值處理保證了圖像的質(zhì)量；構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實(shí)時消像旋系統(tǒng)，利用VHDL硬件描述語言實(shí)現(xiàn)了整個消像旋算法的FPGA設(shè)計。該系統(tǒng)利用高速相機(jī)和Camera Link接口傳輸圖像，提高了系統(tǒng)的運(yùn)行速度。利用QuartusII和Matlab軟件對整個算法設(shè)計進(jìn)行混合仿真實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能夠成功地對采集到的灰度圖像進(jìn)行消像旋處理，旋轉(zhuǎn)后的圖像清晰穩(wěn)定，像素誤差小于一個像素，而且對于視頻信號只有一幀的延時不到20ms，達(dá)到系統(tǒng)參數(shù)要求。
上傳時間： 2013-07-04
上傳用戶：MATAIYES
擴(kuò)頻通信，即擴(kuò)展頻譜通信技術(shù)(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽(yù)為進(jìn)入信息時代的三大高技術(shù)通信傳輸方式。 擴(kuò)頻通信是將待傳送的信息數(shù)據(jù)用偽隨機(jī)編碼序列，也即擴(kuò)頻序列(SpreadSequence)調(diào)制，實(shí)現(xiàn)頻譜擴(kuò)展后再進(jìn)行傳輸。接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理，恢復(fù)出原始信息數(shù)據(jù)。 擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點(diǎn)。 現(xiàn)場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強(qiáng)的靈活性，可讓設(shè)計者開發(fā)出滿足多種標(biāo)準(zhǔn)的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計者緊跟新標(biāo)準(zhǔn)的變化，并能提供可行的方法來滿足不斷變化的標(biāo)準(zhǔn)要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設(shè)計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機(jī)輔助設(shè)計(CAD)和規(guī)劃的電子設(shè)計活動產(chǎn)生了實(shí)在的設(shè)計實(shí)體論文對擴(kuò)頻通信系統(tǒng)和FPGA設(shè)計方法進(jìn)行了相關(guān)研究，并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實(shí)現(xiàn)了一個基帶擴(kuò)頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設(shè)計了相應(yīng)的硬件電路。 該系統(tǒng)的設(shè)計主要分為兩個部分。第一部分是用QuartusII軟件設(shè)計了系統(tǒng)的VHDL語言描述代碼，并對系統(tǒng)中每個模塊和整個系統(tǒng)進(jìn)行相應(yīng)的功能仿真和時序時延仿真；第二部分是設(shè)計了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進(jìn)行了相關(guān)測試，完成了預(yù)定的功能。
上傳時間： 2013-07-26
上傳用戶：15679277906
論文于單片機(jī)控制的基步進(jìn)電機(jī)調(diào)速系統(tǒng)的設(shè)計 摘要: 步進(jìn)電機(jī)是將電脈沖信號轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制元件。在非超載的情況下，電機(jī)的轉(zhuǎn)速、停止的位置只取決于脈沖信號的頻率和脈沖數(shù)，而不受負(fù)載變化的影響，即給電機(jī)加一個脈沖信號，電機(jī)則轉(zhuǎn)過一個步距角。這一線性關(guān)系的存在，加上步進(jìn)電機(jī)只有周期性的誤差而無累積誤差等特點(diǎn)。使得在速度、位置等控制領(lǐng)域用步進(jìn)電機(jī)來控制變的非常的簡單。步進(jìn)電機(jī)的調(diào)速一般是改變輸入步進(jìn)電機(jī)的脈沖的頻率來實(shí)現(xiàn)步進(jìn)電機(jī)的調(diào)速，因?yàn)椴竭M(jìn)電機(jī)每給一個脈沖就轉(zhuǎn)動一個固定的角度，這樣就可以通過控制步進(jìn)電機(jī)的一個脈沖到下一個脈沖的時間間隔來改變脈沖的頻率，延時的長短來具體控制步進(jìn)角來改變電機(jī)的轉(zhuǎn)速，從而實(shí)現(xiàn)步進(jìn)電機(jī)的調(diào)速。在本設(shè)計方案中采用AT89C51型單片機(jī)內(nèi)部的定時器改變CP脈沖的頻率從而實(shí)現(xiàn)對步進(jìn)電機(jī)的轉(zhuǎn)速進(jìn)行控制，實(shí)現(xiàn)電機(jī)調(diào)速與正反轉(zhuǎn)的功能。
標(biāo)簽： zip 單片機(jī)控制 步進(jìn)電機(jī) 調(diào)速系統(tǒng)
上傳時間： 2013-06-15
上傳用戶：yw14205
語音編碼技術(shù)始終是語音研究的熱點(diǎn)。語音編碼作為多媒體通信中信息傳輸?shù)囊粋€重要環(huán)節(jié)，越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實(shí)體聯(lián)合開發(fā)的，國際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A，主要降低了計算的復(fù)雜度以便于實(shí)時實(shí)現(xiàn)。因其具有良好的合成語音質(zhì)量、適中的復(fù)雜度、較低的時延等優(yōu)點(diǎn)，G729A標(biāo)準(zhǔn)已被廣泛應(yīng)用在VOIP網(wǎng)關(guān)、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領(lǐng)域的優(yōu)勢，對G729A語音編碼中的線性預(yù)測(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場可編程門陣列，F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對語音信號處理及其發(fā)展進(jìn)行介紹，深入討論了G729A語音編解碼技術(shù)。第二，對Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusII開發(fā)平臺上進(jìn)行FPGA設(shè)計的流程。第三，基于FPGA，對G729A編碼系統(tǒng)的LP分析部分做了具體設(shè)計，其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個主要功能模塊，并對其工作過程進(jìn)行了詳細(xì)的分析。第四，針對系統(tǒng)所使用的除法運(yùn)算都是商小于1的特點(diǎn)，設(shè)計并實(shí)現(xiàn)了一個系統(tǒng)專用的除法器模塊。最后，在Altera FPGA目標(biāo)芯片EP1S30F780C7上，對LP分析系統(tǒng)進(jìn)行了驗(yàn)證，證明了方案的可行性。
上傳時間： 2013-06-20
上傳用戶：pwcsoft
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
