介紹了P89C51RA 單片機的性能和特點，設計了智能廣播系統控制器。詳細分析了該型號單片機ISP 功能，實現了智能廣播系統控制器的在系統升級。通過串口通信對PC 主機命令進行接收并解析，實現對廣播設備和廣播分區的控制。系統成功地進行了系統調試，經長期運行表明，該系統結構簡潔，運行穩定可靠，性價比高。關鍵詞：控制器；智能廣播系統；P89C51RA；ISP；串口通信隨著計算機技術和多媒體技術的發展，計算機越來越多地應用到社會各個領域。智能廣播系統是計算機技術和多媒體技術在廣播系統中的綜合應用，是在原有廣播系統的基礎上增加計算機系統和控制器實現廣播系統的智能化升級。智能廣播系統具有以下功能：程序化自動廣播；廣播分區預設；無人職守全自動運行；支持多種廣播模式。智能廣播系統一方面可以大大減輕廣播節目制作和播放人員的工作量，另一方面還為廣播節目的制作提供了豐富的素材和節目來源。智能廣播系統將廣泛地應用于大、中、小各類學校和部分企、事業單位。智能廣播系統主要由計算機軟件系統、計算機硬件系統、控制器和原有廣播體系構成。控制器在整個系統中起著連接計算機系統和原有廣播體系的橋梁作用，實現對計算機發出的各種控制指令的解釋和執行，因此，智能廣播系統控制器的性能在一定程度上決定著整個系統安全、可靠和穩定地運行。本文研究開發了一種基于P89C51RA 的智能廣播系統控制器來實現整個系統的安全可靠運行。
上傳時間： 2014-01-07
上傳用戶：mengmeng444425
本文介紹了基于SRAM 查找表的現場可重配置FPGA 的結構和原理，及其配置方法，通過對多種配置方法的比較，提出了由單片機和EPROM 存儲器組成的串行配置方式。這種方式結構簡單，設計保密性好，易于升級，降低設計成本。在大規模可編程邏輯器件出現以前，把器件焊接在電路板上是設計數字系統的最后一步。當設計存在問題并解決后，設計者往往不得不重新設計印制電路板。設計周期長，設計效率低。CPLD 、FPGA 出現后，利用其在系統可編程或可重配置功能，設計者可以在進行邏輯設計而未進行電路設計時就把CPLD、FPGA 焊接在電路板上，然后在設計調試時可一次次隨心所欲的改變電路的硬件邏輯關系，而不用改變電路板的結構。
上傳時間： 2013-10-29
上傳用戶：born2007
本文設計出一種新型燈光調光控制系統。系統采用先進的智能功率模塊((IPM)取代以往的可控硅作為功率變換器件,以Intel16 位單片機為核心控制器采用AC-DC-AC 變換技術使輸出的波形較可控硅斬波后的波形有很大的改善,這不僅降低了變壓器的損耗而且延長了燈的壽命,提高了系統的運行質量。現場總線CAN 的運用使得整個系統便于集中監控、管理。調光器是機場助航燈光系統的核心控制設備。目前,國內外使用的調光器主要采用可控硅斬波技術,這種調光器存在波形畸變大、電網要求高、對電網污染嚴重、效率低、負載適應能力差等缺點。針對以往系統存在的不足,提出了正弦波調光器,它采用逆變技術,輸出標準正弦電壓,它的優點是對負載適應能力強、對電網要求低、污染輕、效率高、輸出波形好等。正弦波調光器采用逆變技術,輸出幅度可調的標準正弦電壓,通過控制算法實現對燈光回路的高精度恒流控制。“正弦波調光器”將極大地提高調光器的技術水平,改善調光器的性能,增強市場競爭能力。
上傳時間： 2013-11-02
上傳用戶：亞亞娟娟123
這一顆，我們學習如何讓跑馬燈自動按照我們預定的順序進行。這種控制在工控場合經常用到。這個程序里，我們預先定義了一個變化的順序speedcode，每跑一圈燈就根據預定設置的表格數據來決定下一圈的跑馬速度。這樣我們就實現了按照預定的順序自動變化運行。請看代碼：-----------------------------------#define uchar unsigned char //定義一下方便使用#define uint unsigned int#define ulong unsigned long#include <reg52.h> //包括一個52 標準內核的頭文件sbit P10 = P1^0; //頭文件中沒有定義的IO 就要自己來定義了sbit P11 = P1^1;sbit P12 = P1^2;sbit P13 = P1^3;bit ldelay=0; //長定時溢出標記,預置是0uchar speed=10; //設置一個變量保存跑馬燈的移動速度uchar code speedcode[10]={3,1,5,12,3,20,2,10,1,4}; //10 個預定義的速度char code dx516[3] _at_ 0x003b;//這是為了仿真設置的//可編程自動控制跑馬燈void main(void) // 主程序{uchar code ledp[4]={0xfe,0xfd,0xfb,0xf7};//預定的寫入P1 的值uchar ledi; //用來指示顯示順序uchar i;RCAP2H =0x10; //賦T2 的預置值0x1000，溢出30 次就是1 秒鐘RCAP2L =0x00;TR2=1; //啟動定時器ET2=1; //打開定時器2 中斷EA=1; //打開總中斷
上傳時間： 2013-11-20
上傳用戶：ming529
基于凌陽單片機控制的簡易智能電動車:
上傳時間： 2013-11-21
上傳用戶：xdqm
本文介紹基于 AVR 嵌入系統的三相660 伏電力智能投切開關裝置的開發設計。該裝置以ATmega48V 為核心器件，采用零電壓接通，零電流分斷技術，在投入和切斷瞬間由可控硅承載線路電流，而在正常閉合工作時由電磁接觸器承載電流。可廣泛應用于電力諧波治理和無功補償設備中作為開關部件，具有無沖擊電流、響應時間短等特性。在工礦企業用電設備中存在大量的感性負載，如電弧爐、直流電機調速系統、整流逆變設備等，它們在消耗有功功率的同時，也占用了大量感性無功功率，致使電力功率因數下降。由于無功功率虛占了設備容量、增大了線路的電流值，而線路損耗與電流的平方成正比，因此造成電力資源的巨大浪費。另外，這些感性負載工作時還會產生大量的電力諧波，對電網造成諧波污染，使電能質量惡化，電器儀表工作異常。為了提高功率因數、治理諧波，可以采用動態濾波補償，由電容器和電感器串聯形成消諧回路，起到無功補償和濾除諧波的作用。各種濾波補償系統，基本都由電力電容器、鐵芯電抗器、無功補償控制器和電力投切裝置等構成，其中電力投切裝置負責與電網接通、切斷任務，是整個補償系統中關鍵部件之一。
上傳時間： 2013-10-10
上傳用戶：氣溫達上千萬的
82C59A-2是為簡化微處理機系統中斷接口而實現的LSI外圍芯片。也叫做PIC（Programmable Interrupt Controller）。是高性能高速度芯片。在多級優先級中斷系統內82C59A-1402已經把CPU從對任務的輪詢中解救出來。PCI可由軟件進行控制，使用于各種不同的環境，聯級可接受8~64個中斷輸入。 管腳與NMOS8259A-2兼容單片8級優先級，級聯可擴64級多種可編程中斷方式各自專用的請求屏蔽能力與Intel系列機兼容全部采用靜態設計低功耗5V的電源供電。
上傳時間： 2013-10-30
上傳用戶：zhliu007
高性能可編程DMA控制接口82C37A-54.1 概述對象實體：直接存儲器訪問（DMA）控制接口芯片82C37A-5芯片的特點：1、管腳引線與NMOS 8237A-5兼容。2、允許/禁止單獨DMA請求控制。3、頻率從0~5MHz區間全靜態設計。4、低電平操作。 5、4個各自獨立的DMA通道并獨立的進行初始化。6、存儲器到存儲器之間傳送。7、存儲器模塊初始化處理。8、地址的增量和減量。9、傳送速率可達1.6MB/s.10、可直接擴展成任意數量的通道。11 、終止傳送的過程即輸入結束。12、軟件請求。13、獨立信號DREQ和信號DACK的極性控制。4.2 82C37A-5的體系結構4.2.1 基本結構描述1. 82C37A-5內部配備了規模為344位的內部存儲器，它是以寄存器的形式出現的。2. 配有3個基本的控制模塊： （1）定時及控制模塊； （2）優先級編碼及循環優先級控制模塊；（3）命令控制模塊； 3. 12個不同類型的寄存器 。圖 4-1 82C37A-5結構圖EOP# A0~A3RESETCS#. IOW# DREQ0~DREQ3HLDAHRQ DB0~DB7DACK0~DACK3
上傳時間： 2013-10-21
上傳用戶：ming52900
82C54是專為Intel系列微處理機而設計的一種可編程時間間隔定時器/計數器，它是一種通用芯片，在系統軟件中可以把多級定時元素當成輸入/輸出端口中的一個陣列看待。1. 與所有Intel系列兼容2. 操作速度高，與8MHz的8086、80186一起可實現“零等待狀態”的操作。3. 可處理從直流到10M頻率的輸入。4. 適應性強5. 三個獨立的16位計數器6. 低功耗的CHMOS7. 與TTL完全兼容8. 6 種可編程的計數模式9. 以二進制或BCD計數10. 狀態讀返回命令
上傳時間： 2013-11-16
上傳用戶：elinuxzj
82C55A是高性能，工業標準，并行I/O的LSI外圍芯片；提供24條I/O腳線。 在三種主要的操作方式下分組進行程序設計82C88A的幾個特點：(1)與所有Intel系列微處理器兼容；(2)有較高的操作速度；(3)24條可編程I/O腳線；(4)底功耗的CHMOS；(5)與TTL兼容；(6)擁有控制字讀回功能；（7）擁有直接置位/復位功能；（8）在所有I/O輸出端口有2.5mA DC驅動能力；（9）適應性強。方式0操作稱為簡單I/O操作，是指端口的信號線可工作在電平敏感輸入方式或鎖存輸出。所以，須將控制寄存器設計為：控制寄存器中:D7=1; D6 D5=00; D2=0。D7位為1代表一個有效的方式。通過對D4 D3 D1和D0的置位/復位來實現端口A及端口B是輸入或輸出。P56表2-1列出了操作方式0端口管腳功能。
上傳時間： 2013-10-26
上傳用戶：brilliantchen
