應(yīng)用于煤礦、石化等易燃易爆環(huán)境的電子設(shè)備必須滿足防爆的要求，本質(zhì)安全型是最佳的防爆形式。本質(zhì)安全型開(kāi)關(guān)電源具有重量輕、體積小、制造工藝簡(jiǎn)單、成本低、安全性能高等優(yōu)點(diǎn)，因而具有廣闊的發(fā)展前景。單端反激變換器是開(kāi)關(guān)變換器的一種基本的拓?fù)浣Y(jié)構(gòu)，在實(shí)際中應(yīng)用比較廣泛，因此對(duì)單端反激變換器進(jìn)行本質(zhì)安全特性分析是本質(zhì)安全開(kāi)關(guān)電源設(shè)計(jì)的重要基礎(chǔ)。本質(zhì)安全型開(kāi)關(guān)變換器的設(shè)計(jì)，主要是對(duì)變換器中的儲(chǔ)能元件進(jìn)行設(shè)計(jì)，即變換器中的電感和輸出濾波電容進(jìn)行設(shè)計(jì)。 本文對(duì)變換器的靜態(tài)特性進(jìn)行了深入分析，指出反激變換器存在三種工作模式：CISM-CCM、IISM-CCM和DCM：得出了變換器工作在整個(gè)動(dòng)態(tài)范圍內(nèi)的最大輸出紋波電壓、最大電感電流和最大輸出短路釋放能量。對(duì)單端反激變換器的本質(zhì)安全特性進(jìn)行了分析，得出輸出本質(zhì)安全型單端反激變換器的非爆炸判斷方法，并通過(guò)安全火花試驗(yàn)裝置對(duì)變換器進(jìn)行爆炸性試驗(yàn)，驗(yàn)證了輸出本安判據(jù)的正確性。得出輸出本質(zhì)安全型單端反激變換器的設(shè)計(jì)方法，以同時(shí)滿足輸出紋波電壓和輸出本安要求作為約束條件，得到了本質(zhì)安全型單端反激變換器電感、電容參數(shù)的設(shè)計(jì)范圍。給出了具體實(shí)例，并進(jìn)行仿真和試驗(yàn)研究，仿真和實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析的正確性和設(shè)計(jì)方法的可行性。
上傳時(shí)間： 2013-06-25
上傳用戶(hù)：水中浮云
有機(jī)發(fā)光顯示器件(OrganicLight-EmittingDiodes，OLEDs)作為下一代顯示器倍受關(guān)注，它具有輕、薄、高亮度、快速響應(yīng)、高清晰度、低電壓、高效率和低成本等優(yōu)點(diǎn)，完全可以媲美CRT、LCD、LED等顯示器件。作為全固化顯示器件，OLED的最大優(yōu)越性是能夠與塑料晶體管技術(shù)相結(jié)合實(shí)現(xiàn)柔性顯示，應(yīng)用前景非常誘人。OLED如此眾多的優(yōu)點(diǎn)和廣闊的商業(yè)前景，吸引了全球眾多研究機(jī)構(gòu)和企業(yè)參與其研發(fā)和產(chǎn)業(yè)化。然而，OLED也存在一些問(wèn)題，特別是在發(fā)光機(jī)理、穩(wěn)定性和壽命等方面還需要進(jìn)一步的研究。要達(dá)到這些目標(biāo)，除了器件的材料，結(jié)構(gòu)設(shè)計(jì)外，封裝也十分重要。 本論文的主要工作是利用現(xiàn)有的材料，從綠光OLED器件制作工藝、發(fā)光機(jī)理，結(jié)構(gòu)和封裝入手，首先，探討了作為陽(yáng)極的ITO玻璃表面處理工藝和ITO玻璃的光刻工藝。ITO表面的清潔程度嚴(yán)重影響著光刻質(zhì)量和器件的最終性能；ITO表面經(jīng)過(guò)氧等離子處理后其表面功函數(shù)增大，明顯提高了器件的發(fā)光亮度和發(fā)光效率。 其次，針對(duì)光刻、曝光工藝技術(shù)進(jìn)行了一系列相關(guān)實(shí)驗(yàn)，在光刻工藝中，光刻膠的厚度是影響光刻質(zhì)量的一個(gè)重要因素，其厚度在1.2μm左右時(shí)，光刻效果理想。研究了OLED器件陰極隔離柱成像過(guò)程中的曝光工藝，摸索出了最佳工藝參數(shù)。 然后采用以C545T作為綠光摻雜材料制作器件結(jié)構(gòu)為ITO/CuPc(20nm)/NPB(100nm)/Alq3(80nm)：C545T(2.1％摻雜比例)/Alq3(70nm)/LiF(0.5nm)/Al(1,00nm)的綠光OLED器件。最后基于以上器件采用了兩種封裝工藝，實(shí)驗(yàn)一中，在封裝玻璃的四周涂上UV膠，放入手套箱，在氮?dú)獗Ｗo(hù)氣氛下用紫外冷光源照射1min進(jìn)行一次封裝，然后取出OLED片，在ITO玻璃和封裝玻璃接口處涂上UV膠，真空下用紫外冷光源照射1min，固化進(jìn)行二次封裝。實(shí)驗(yàn)二中，在各功能層蒸鍍完成后，又在陰極的外面蒸鍍了一層薄膜封裝層，然后再按實(shí)驗(yàn)一的方法進(jìn)行封裝。薄膜封裝層的材料分別為硒(Se)、碲(Te)、銻(Sb)。分別對(duì)兩種封裝工藝器件的電流-電壓特性、亮度-電壓特性、發(fā)光光譜及壽命等特性進(jìn)行了測(cè)試與討論。通過(guò)對(duì)比，研究發(fā)現(xiàn)增加薄膜封裝層器件的壽命比未加薄膜封裝層器件壽命都有所延長(zhǎng)，其中，Se薄膜封裝層的增加將器件的壽命延長(zhǎng)了1.4倍，Te薄膜封裝層的增加將器件的壽命延長(zhǎng)了兩倍多，Sb薄膜封裝層的增加將器件的壽命延長(zhǎng)了1.3倍，研究還發(fā)現(xiàn)薄膜封裝層基本不影響器件的電流-電壓特性、色坐標(biāo)等光電性能。最后，分別對(duì)三種薄膜封裝層材料硒(Se)、碲(Te)、銻(Sb)進(jìn)行了研究。
上傳時(shí)間： 2013-07-11
上傳用戶(hù)：liuwei6419
上海交通大學(xué)工程碩士學(xué)位論文 本文首先對(duì)視頻監(jiān)控系統(tǒng)的現(xiàn)狀做了簡(jiǎn)單分析， 并介紹了本系統(tǒng) 中主要涉及到的相關(guān)技術(shù)，包括嵌入式技術(shù)、圖像壓縮技術(shù)、視頻壓 縮技術(shù)和移動(dòng)數(shù)據(jù)通信技術(shù)。具備了一定的理論基礎(chǔ)后，提出本系統(tǒng) 的總體設(shè)計(jì)方案，明確需要實(shí)現(xiàn)的目標(biāo)功能。然后，圍繞目標(biāo)方案詳 細(xì)介紹了具體實(shí)現(xiàn)方法，包括硬件總體結(jié)構(gòu)、嵌入式 Linux的移植、 USB 攝像頭驅(qū)動(dòng)移植、Video4Linux 編程方法、網(wǎng)絡(luò)傳輸模塊的開(kāi)發(fā)、 流媒體系統(tǒng)建立、WAP 程序的開(kāi)發(fā)等。最后給出了在現(xiàn)網(wǎng)測(cè)試環(huán)境中 調(diào)測(cè)結(jié)果。 本系統(tǒng)通過(guò)嵌入式芯片實(shí)現(xiàn)靜態(tài)圖像及視頻的采集、編碼，并將 采集壓縮編碼后的數(shù)據(jù)傳送到視頻中心服務(wù)器， 在2G/3G 移動(dòng)終端中 以 WAP 或流媒體客戶(hù)端方式直接查看遠(yuǎn)程圖像。 系統(tǒng)最大的特點(diǎn)是采 用了分布式架構(gòu)的 C/S（采集端至視頻中心服務(wù)器）和 B/S（WAP 服 務(wù)器至移動(dòng)終端）結(jié)構(gòu)便于系統(tǒng)的動(dòng)態(tài)擴(kuò)展；同時(shí)也借助了 WAP 技術(shù) 實(shí)現(xiàn)了傳統(tǒng)視頻監(jiān)控的無(wú)線化。
標(biāo)簽： ARM9 無(wú)線圖像 采集系統(tǒng)
上傳時(shí)間： 2013-07-05
上傳用戶(hù)：cuibaigao
西安電子科技大學(xué)出版出版，盧元元，王輝主編，電路理論基礎(chǔ)，較其他電路理論教材，其最大的特點(diǎn)我認(rèn)為是它非常精巧實(shí)用，篇幅不長(zhǎng)，但內(nèi)容精要，讀者可以在很短的時(shí)間里學(xué)完，掌握相關(guān)知識(shí)！
標(biāo)簽： 電路理論
上傳時(shí)間： 2013-05-18
上傳用戶(hù)：327000306
LCD液晶菜單 最大支持253級(jí)菜單 每增加一級(jí)菜單消耗4字節(jié)RAM 方便移植
標(biāo)簽： Driver_menu 7565 ST
上傳時(shí)間： 2013-05-29
上傳用戶(hù)：fairy0212
隨著科學(xué)技術(shù)的快速發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應(yīng)用，人們對(duì)數(shù)據(jù)采集系統(tǒng)的速度、精度、易操作性以及實(shí)時(shí)性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機(jī)總線接口規(guī)范，以其使用方便、易于擴(kuò)展、速度快等優(yōu)點(diǎn)而被廣泛地應(yīng)用于數(shù)據(jù)采集系統(tǒng)中。現(xiàn)場(chǎng)可編程門(mén)陣列最大的特點(diǎn)是結(jié)構(gòu)靈活，開(kāi)發(fā)周期較短，適合于實(shí)時(shí)信號(hào)處理，已被廣泛應(yīng)用于通信、數(shù)據(jù)采集、圖像處理等諸多領(lǐng)域。 @@ 本文充分利用USB和FPGA的上述優(yōu)點(diǎn)，設(shè)計(jì)了一種基于USB2.0技術(shù)和FPGA技術(shù)相結(jié)合的高速數(shù)據(jù)采集系統(tǒng)。 @@ 首先，對(duì)數(shù)據(jù)采集基本理論及系統(tǒng)相關(guān)技術(shù)進(jìn)行了簡(jiǎn)單地介紹。 @@ 其次，對(duì)以ADC轉(zhuǎn)換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56，簡(jiǎn)稱(chēng)FX2)為主的數(shù)據(jù)采集系統(tǒng)進(jìn)行了硬件設(shè)計(jì)和分析，并在此設(shè)計(jì)的基礎(chǔ)上給出相應(yīng)的原理圖、PCB。硬件設(shè)計(jì)主要包括FPGA與ADC和FX2之間的接口電路設(shè)計(jì)以及硬件邏輯設(shè)計(jì)。 @@ 再次，根據(jù)系統(tǒng)需求，對(duì)系統(tǒng)軟件部分進(jìn)行了設(shè)計(jì)，分三部分：一是為滿足FX2在USB上的最大傳輸速率而編寫(xiě)的固件程序；二是在PC機(jī)中的WindowsXP系統(tǒng)下利用GPD編寫(xiě)USB設(shè)備驅(qū)動(dòng)程序；三是充分了解FX2的主要功能特點(diǎn)，并編寫(xiě)出應(yīng)用程序。 @@ 最后，對(duì)系統(tǒng)的軟硬件進(jìn)行了調(diào)試，給出了調(diào)試結(jié)果和分析，對(duì)出現(xiàn)的問(wèn)題給出了解決方案。結(jié)果表明，系統(tǒng)符合設(shè)計(jì)要求。 @@關(guān)鍵詞：USB2.0；FPGA；SOPC；數(shù)據(jù)采集；固件；
上傳時(shí)間： 2013-06-21
上傳用戶(hù)：cath
作為性能優(yōu)異的糾錯(cuò)編碼，Turbo碼自誕生以來(lái)就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國(guó)擁有自主知識(shí)產(chǎn)權(quán)的3G通信標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)把Turbo碼是作為前向糾錯(cuò)體制，但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代，這造成Turbo碼譯碼延時(shí)大，譯碼速度慢，因此限制了Turbo碼的實(shí)際應(yīng)用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進(jìn)行簡(jiǎn)化，加速，使其轉(zhuǎn)化成為適合在硬件上實(shí)現(xiàn)的算法，將實(shí)驗(yàn)室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究?jī)?nèi)容有以下兩點(diǎn)： 其一，提出信道自適應(yīng)迭代譯碼方案。在事先設(shè)定最大迭代次數(shù)的情況下，自適應(yīng)Turbo碼譯碼算法能夠根據(jù)信道的變化自動(dòng)調(diào)整迭代次數(shù)。 仿真結(jié)果表明：該自適應(yīng)迭代譯碼方案能夠根據(jù)信道的變化自動(dòng)調(diào)整迭代次數(shù)，在保證譯碼性能基本上沒(méi)有損失的情況下，有效減少譯碼時(shí)間，明顯提高譯碼速度。 其二，根據(jù)得到的信道自適應(yīng)迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺(tái)，使用Verilog硬件描述語(yǔ)言，將用C/C++語(yǔ)言寫(xiě)成的信道自適應(yīng)迭代譯碼算法轉(zhuǎn)化成為硬件設(shè)計(jì)實(shí)現(xiàn)，得到硬件電路，并對(duì)得到的譯碼器硬件電路進(jìn)行測(cè)試。 測(cè)試結(jié)果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動(dòng)變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實(shí)驗(yàn)仿真基本一致。
上傳時(shí)間： 2013-05-31
上傳用戶(hù)：huyiming139
現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門(mén)發(fā)展到了目前數(shù)百萬(wàn)門(mén)至上千萬(wàn)門(mén)的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類(lèi)電子和車(chē)用電子類(lèi)等領(lǐng)域，但國(guó)內(nèi)市場(chǎng)基本上是國(guó)外品牌的天下。 在高密度FPGA中，芯片上時(shí)鐘分布質(zhì)量變的越來(lái)越重要，時(shí)鐘延遲和時(shí)鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時(shí)鐘延遲，減小時(shí)鐘偏差，主要有利用延時(shí)鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計(jì)和模擬設(shè)計(jì)。雖然用模擬的方法實(shí)現(xiàn)的DLL所占用的芯片面積更小，輸出時(shí)鐘的精度更高，但從功耗、鎖定時(shí)間、設(shè)計(jì)難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來(lái)實(shí)現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對(duì)全數(shù)字延時(shí)鎖相環(huán)(DLL)電路進(jìn)行分析研究和設(shè)計(jì)，在此基礎(chǔ)上設(shè)計(jì)出具有自主知識(shí)產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時(shí)間里，從對(duì)電路整體功能分析、邏輯電路設(shè)計(jì)、晶體管級(jí)電路設(shè)計(jì)和仿真以及最后對(duì)設(shè)計(jì)好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過(guò)比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計(jì)出了符合指標(biāo)要求的全數(shù)字DLL模塊電路，為開(kāi)發(fā)自我知識(shí)產(chǎn)權(quán)的FPGA奠定了堅(jiān)實(shí)的基礎(chǔ)。 本文先簡(jiǎn)要介紹FPGA及其時(shí)鐘管理技術(shù)的發(fā)展，然后深入分析對(duì)比了DLL和PLL兩種時(shí)鐘管理方法的優(yōu)劣。接著詳細(xì)論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計(jì)考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計(jì)。最后對(duì)DLL整體電路進(jìn)行整體仿真分析，驗(yàn)證電路功能，得出應(yīng)用參數(shù)。在設(shè)計(jì)中，用Verilog-XL對(duì)部分電路進(jìn)行數(shù)字仿真，Spectre對(duì)進(jìn)行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設(shè)計(jì)采用TSMC0.18μmCMOS工藝庫(kù)建模，設(shè)計(jì)出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動(dòng)時(shí)間為28ps，在輸入100MHz時(shí)鐘時(shí)的功耗為200MW，達(dá)到了國(guó)外同類(lèi)產(chǎn)品的相應(yīng)指標(biāo)。最后完成了輸出電路設(shè)計(jì)，可以實(shí)現(xiàn)時(shí)鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時(shí)鐘分頻等時(shí)鐘頻率合成功能。
標(biāo)簽： FPGA 全數(shù)字 延時(shí)
上傳時(shí)間： 2013-06-10
上傳用戶(hù)：yd19890720
由于移動(dòng)環(huán)境的復(fù)雜性，無(wú)線信號(hào)在發(fā)送傳輸和接收過(guò)程中有很明顯的衰落現(xiàn)象，特別是在高頻無(wú)線通信中，多徑衰落或頻率選擇性衰落對(duì)無(wú)線信號(hào)的干擾最為嚴(yán)重。通過(guò)分集接收技術(shù)，Rake接收機(jī)在CDMA移動(dòng)通信系統(tǒng)中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優(yōu)頻率利用率以及CDMA的多址和頻率分集，且系統(tǒng)容量和抗符號(hào)間干擾性能明顯優(yōu)于傳統(tǒng)的單載波CDMA。這些特性使得多載波CDMA成為未來(lái)的寬帶無(wú)線通信系統(tǒng)最有希望的候選。 @@ 本文研究了一種多載波擴(kuò)頻通信系統(tǒng)，介紹了其Rake接收機(jī)工作原理和設(shè)計(jì)思想，進(jìn)行了理論仿真并用FPGA予以實(shí)現(xiàn)。 @@ 本文首先介紹了移動(dòng)通信系統(tǒng)的發(fā)展歷史以及OFDM和CDMA技術(shù)原理，并描述了OFDM和CDMA結(jié)合的三種系統(tǒng)（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統(tǒng)模型；接著，介紹了目前影響移動(dòng)通信的主要衰落以及Rake接收機(jī)基本原理及其作用。多徑信號(hào)的每路信號(hào)都可能含有可以利用的信息，Rake接收機(jī)就是通過(guò)多個(gè)相關(guān)接收器接收多徑信號(hào)中各路信號(hào)，通過(guò)信道估計(jì)和信道補(bǔ)償消去信道因子的附加相位，并把他們合并在一起，以此來(lái)改善信號(hào)的信噪比和系統(tǒng)的可靠性；在此基礎(chǔ)上，論文提出了一種多載波擴(kuò)頻通信系統(tǒng)的實(shí)現(xiàn)方案，并詳細(xì)介紹了其Rake接收機(jī)實(shí)現(xiàn)原理，給出了最大比合并時(shí)各種分徑數(shù)目下系統(tǒng)誤碼率的仿真圖；最后介紹了此方案中Rake接收機(jī)的FPGA硬件實(shí)現(xiàn)設(shè)計(jì)方案及其系統(tǒng) 測(cè)試結(jié)果。@@ 仿真結(jié)果顯示出隨著分集徑數(shù)的增加，系統(tǒng)的誤碼率顯著降低。表明Rake接收機(jī)抗多徑衰落效果顯著，且在多載波CDMA系統(tǒng)中其分集效果更好，實(shí)現(xiàn)相對(duì)簡(jiǎn)單。最終Rake接收機(jī)的FPGA實(shí)現(xiàn)結(jié)果同理論仿真一致，時(shí)序通過(guò)，資源耗費(fèi)不大，具有較大的實(shí)用價(jià)值。 @@關(guān)鍵詞：多載波擴(kuò)頻通信，CDMA，Rake接收機(jī)，F(xiàn)PGA
上傳時(shí)間： 2013-07-25
上傳用戶(hù)：axxsa
隨著半導(dǎo)體制造技術(shù)不斷的進(jìn)步，SOC(System On a Chip)是未來(lái)IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點(diǎn)。由于SOC設(shè)計(jì)的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計(jì)驗(yàn)證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計(jì)功能驗(yàn)證已經(jīng)成為整個(gè)設(shè)計(jì)中最大的瓶頸。 使用FPGA系統(tǒng)對(duì)ASIC設(shè)計(jì)進(jìn)行功能驗(yàn)證，就是利用FPGA器件實(shí)現(xiàn)用戶(hù)待驗(yàn)證的IC設(shè)計(jì)。利用測(cè)試向量或通過(guò)真實(shí)目標(biāo)系統(tǒng)產(chǎn)生激勵(lì)，驗(yàn)證和測(cè)試芯片的邏輯功能。通過(guò)使用FPGA系統(tǒng)，可在ASIC設(shè)計(jì)的早期，驗(yàn)證芯片設(shè)計(jì)功能，支持硬件、軟件及整個(gè)系統(tǒng)的并行開(kāi)發(fā)，并能檢查硬件和軟件兼容性，同時(shí)還可在目標(biāo)系統(tǒng)中同時(shí)測(cè)試系統(tǒng)中運(yùn)行的實(shí)際軟件。FPGA仿真的突出優(yōu)點(diǎn)是速度快，能夠?qū)崟r(shí)仿真用戶(hù)設(shè)計(jì)所需的對(duì)各種輸入激勵(lì)。由于一些SOC驗(yàn)證需要處理大量實(shí)時(shí)數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點(diǎn)是速度快，實(shí)時(shí)性好。可以將SOC軟件調(diào)試系統(tǒng)的開(kāi)發(fā)和ASIC的開(kāi)發(fā)同時(shí)進(jìn)行。 此設(shè)計(jì)以ALTERA公司的FPGA為主體來(lái)構(gòu)建驗(yàn)證系統(tǒng)硬件平臺(tái)，在FPGA中通過(guò)加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來(lái)構(gòu)建與PC的調(diào)試驗(yàn)證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測(cè)試向量，通過(guò)JTAG控制SOC目標(biāo)系統(tǒng)，達(dá)到對(duì)SOC內(nèi)部和其他IP(IntellectualProperty)的在線測(cè)試與驗(yàn)證。同時(shí)，該驗(yàn)證平臺(tái)還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開(kāi)發(fā)和調(diào)試。 本文介紹了芯片驗(yàn)證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)的硬件平臺(tái)，提出了驗(yàn)證系統(tǒng)的總體設(shè)計(jì)方案，重點(diǎn)對(duì)驗(yàn)證系統(tǒng)的數(shù)據(jù)鏈路的實(shí)現(xiàn)進(jìn)行了闡述；詳細(xì)研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗(yàn)證數(shù)據(jù)鏈路；根據(jù)芯片驗(yàn)證的要求，設(shè)計(jì)出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測(cè)試與驗(yàn)證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對(duì)國(guó)產(chǎn)某型DSP芯片的驗(yàn)證與測(cè)試，研究如何構(gòu)建一種通用的SOC芯片驗(yàn)證平臺(tái)，解決SOC驗(yàn)證系統(tǒng)的可重用性和驗(yàn)證數(shù)據(jù)發(fā)送、傳輸、采集的實(shí)時(shí)性、準(zhǔn)確性、可測(cè)性問(wèn)題。本文在SOC驗(yàn)證系統(tǒng)在芯片驗(yàn)證與測(cè)試應(yīng)用研究領(lǐng)域，有較高的理論和實(shí)踐研究?jī)r(jià)值。
上傳時(shí)間： 2013-05-25
上傳用戶(hù)：ccsp11
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
