亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

最高頻率

  • GB-T4677.21-1988-印制板鍍層孔隙率測試方法-氣體暴露法.pdf

    專輯類-國標類相關專輯-313冊-701M GB-T4677.21-1988-印制板鍍層孔隙率測試方法-氣體暴露法.pdf

    標簽: 4677.21 GB-T 1988

    上傳時間: 2013-04-24

    上傳用戶:sjyy1001

  • LTE系統中基帶DAGC的應用研究及FPGA實現.rar

    當今,移動通信正處于向第四代通信系統發展的階段,OFDM技術作為第四代數字移動通信(4G)系統的關鍵技術之一,被包括LTE在內的眾多準4G協議所采用。IDFT/DFT作為OFDM系統中的關鍵功能模塊,其精度對基帶解調性能產生著重大的影響,尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能,本文采用數字自動增益控制(DAGC)技術,以解決過大輸入信號動態范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先,本文簡單介紹了較為成熟的AAGC(模擬AGC)技術,并重點關注近年來為了改善其性能而興起的數字化AGC技術,它們主要用于壓縮ADC輸入動態范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術,進一步分析了AAGC技術和基帶DAGC在實施對象,實現方法等上的異同點,指出了基帶DAGC的必要性。 其次,根據LTE協議,搭建了從調制到解調的基帶PUSCH處理鏈路,并針對基于DFT的信道估計方法的缺點,使用簡單的兩點替換實現了優化,通過高斯信道下的MATLAB仿真,證明其可以達到理想效果。仿真結果還表明,在不考慮同步問題的高斯信道下,本文所搭建的基帶處理鏈路,采用64QAM進行調制,也能達到在SNR高于17dB時,硬判譯碼結果為極低誤碼率(BER)的效果。 再次,在所搭建鏈路的基礎上,通過理論分析和MATLAB仿真,證明了包括時域和頻域DAGC在內的基帶DAGC具有穩定接收鏈路解調性能的作用。同時,通過對幾種DAGC算法的比較后,得到的一套適用于實現的基帶DAGC算法,可以使IDFT/DFT的輸出SNR處于最佳范圍,從而滿足LTE系統基帶解調的要求。針對時域和頻域DAGC的差異,分別選定移位和加法,以及查表的方式進行基帶DAGC算法的實現。 最后,本文對選定的基帶DAGC算法進行了FPGA設計,仿真、綜合和上板結果說明,時域和頻域DAGC實現方法占用資源較少,容易進行集成,能夠達到的最高工作頻率較高,完全滿足基帶處理的速率要求,可以流水處理每一個IQ數據,使之滿足基帶解調性能。

    標簽: DAGC FPGA LTE

    上傳時間: 2013-05-17

    上傳用戶:laozhanshi111

  • 高噪聲率下極值型中值濾波算法的改進

    極值型中值濾波算法在高噪聲率下的濾波效果不是很好,主要原因有以下兩個:首先,濾波窗口中過多的噪聲點會使窗口中的點在排序時產生中值偏移;其次是高噪聲率環境下,可能序列中值本身就是是噪聲點。對此,本文提出

    標簽: 高噪聲率 中值濾波 法的改進

    上傳時間: 2013-06-26

    上傳用戶:小小小熊

  • JPEG2000標準中算術編碼的FPGA設計與碼率控制算法的研究

    JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準,其優良的壓縮特性使得它將具有廣泛的應用領域。JPEG2000算法非常復雜,圖像編碼過程占用了大量的處理器時間開銷和內存開銷,因而通過對JPEG2000算法進行優化并采用硬件電路來實現JPEG2000標準的部分或全部內容,對加快編碼速度從而擴展其應用領域有重要的意義。 本文的研究主要包括兩方面的內容,其一是JPEG2000算術編碼器算法的研究與硬件設計,其二是JPEG2000碼率控制算法的研究與優化算法的設計。在研究算術編碼器過程中,首先研究了JPEG2000中基于上下文的MQ算術編碼器的編碼原理和編碼流程,之后采用有限狀態機和二級流水線技術,并在不影響關鍵路徑的情況下通過對算術編碼步驟優化采用硬件描述語言對算術編碼器進行了設計,并通過了功能仿真與綜合。實驗證明該設計不但編碼速度快,而且流水線短,硬件設計的復雜度低且易于控制。 在研究碼率控制算法過程中,首先結合率失真理論建立了算法的數學模型,并驗證了該算法的有效性,之后深入分析了該數學模型的實現流程,找出影響算法效率的關鍵路徑。在對算法優化時采用黃金分割點算法代替原來的二分查找法,并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明,采用優化算法在增加少量系統資源的情況下使得計算效率提高了60%以上。之后,分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現,又提出了一種失真更低的比特分配方案,即按照“失真/碼長”值從大到小通道編碼順序進行編碼,通過對該算法的仿真驗證,得出在固定碼率條件下新算法將產生更少的失真。

    標簽: JPEG 2000 FPGA 標準

    上傳時間: 2013-07-13

    上傳用戶:long14578

  • 卷積碼在CDMA2000中的應用及其譯碼器FPGA實現

    數字信息在有噪聲的信道中傳輸時,受到噪聲的影響,誤碼總是不可避免的。根據香農信息理論,只要使Es/N0足夠大,就可以達到任意小的誤碼率。采用差錯控制編碼,即信道編碼技術,可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小,實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛,被ITU選入第三代移動通信系統,作為包括WCDMA,CDMA2000和TD-SCDMA在內的信道編碼的標準方案。 本文研究了CDMA2000業務通道中的幀結構,對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析,并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處:(1)采用通用碼表結構,支持可變碼率;幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想,利用四個ACS模塊并行運行,加快數據處理速度;在ACS模塊中,將路徑度量值存貯器的存儲結構進行優化,防止數據讀寫的阻塞,縮短存儲器讀寫時間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出,提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力,可以運行于40MHZ系統時鐘下,內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性,可以方便地應用于CDMA2000移動通信系統。

    標簽: CDMA 2000 FPGA 卷積碼

    上傳時間: 2013-06-24

    上傳用戶:lingduhanya

  • 基于ARM和DSP的便攜式超聲波無損探傷儀的設計

    隨著超聲檢測理論逐漸成熟,以及現代集成電路的快速發展,超聲檢測技術以其快速、準確、無污染、低成本等特點,成為國內外應用廣泛、發展迅速、使用頻率最高的一種無損檢測技術。其中超聲儀器的發展水平直接影響著超聲檢測技術的發展。數字化、圖像化、小型化和實時化等是超聲檢測儀器的發展趨勢。傳統的超聲檢測系統中,PC機存在難以適應惡劣的工作環境,體積大,攜帶不方便,功耗大,數據傳輸率不高等問題,并且大部分便攜式超聲探傷儀缺乏對復雜數字信號處理算法的支持,因此開發與設計一種高性能、小型化的便攜式超聲探傷檢測系統尤為重要。 ARM的數字信號處理能力和DSP的系統控制能力都有其各自弱點,所以文中提出了一種基于ARM與DSP雙CPU方案的便攜式超聲探傷儀,充分利用了ARM與DSP的處理性能,接口簡單。ARM利用DSP的主機接口與DSP通信,不會打斷DSP的正常運行。本方案為復雜的信號處理算法提供硬件支持,可以有效的提高便攜式超聲探傷儀器的信號處理能力。 超聲探傷回波中的缺陷信號往往與系統的電噪聲、金屬組織噪聲混在一起,影響超聲檢測回波的信噪比。粗晶材料由于其微觀結構對超聲的強烈散射,造成嚴重的材料噪聲和信號衰減,致使超聲檢測靈敏度和信噪比嚴重下降。目前,對粗晶材料的檢測仍然是超聲檢測技術的一大難題。采用信號處理技術提高超聲檢測能力和信噪比是無損檢測領域的重要研究課題。本文在設計具備復雜信號處理能力的便攜式探傷儀的基礎上,進行了適合在便攜式儀器上實現的小波變換算法的研究,嘗試提高便攜式儀器對粗晶材料缺陷的檢測能力。

    標簽: ARM DSP 便攜式 儀的設計

    上傳時間: 2013-04-24

    上傳用戶:cuibaigao

  • 常模算法的FPGA實現

    常模信號是一類非常重要的信號,而專門應用于常模信號的常模算法[1]具有復雜度較低、實現起來比較簡單、對陣列模型的偏差不敏感等顯著的優點。因此,常模算法引起了眾多學者的廣泛關注。近年來,常模算法在多用戶檢測領域[2]的研究越來越受到諸多學者的關注。不僅如此,常模算法在其他領域也是備受矚目,如常模算法在盲均衡以及波束形成等領域的應用也是目前研究的熱點。除此之外,常模算法已經不僅僅局限在應用于常模信號,也可應用于多模信號[3]等。 本文對常模算法在多用戶檢測領域的應用以及FPGA[4]實現作了較多的研究工作,共分六章進行闡述。第一章為緒論,介紹了論文相關背景和本文的結構;第二章首先對常模算法作了理論分析,并改進了傳統的2-2型常模算法,我們稱之為M2-2CMA,它在誤碼率性能上有一些改善;之后在MATLAB平臺上搭建了仿真平臺,分析了常模算法在多用戶檢測中的應用;第三章研究了相關文獻,簡單介紹了FPGA概念及其設計流程和設計方法,并對VerilogHDL以及Quartus軟件做了簡要介紹;第四章則詳細介紹了常模算法的FPGA實現,用一種基于統計數據的方法確定了數據位長及精度,提出了其實現的系統框圖,并詳細闡述了各主要模塊的設計與實現,同時給出了最后的報告文件以及最高數據處理速度;第五章則在MATLAB平臺和QuartuslI的基礎上搭建了一個仿真平臺,借助于平臺分析了2-2型常模算法移植到FPGA平臺后的性能,對不同的精度對系統性能的影響做了討論,也統計了不同信噪比、多址干擾下的誤碼率性能。最后一章是對全文的總結和對未來的展望。

    標簽: FPGA 算法

    上傳時間: 2013-06-23

    上傳用戶:hzy5825468

  • 帶碼率控制的近無損圖像壓縮

    數字圖像的壓縮是解決圖像數據量大、存儲和傳輸困難的基本措施。圖像壓縮的方法很多,一般可分為有損壓縮和無損壓縮兩大類。有損壓縮允許一定程度的信息丟失,在滿足實際應用的條件下能夠取得較高的壓縮比;無損壓縮不允許信息丟失,但是壓縮比難以提高。在醫學圖像、遙感圖像等應用領域,對于圖像的壓縮比和失真度都有著較高要求,因此需要采用近無損壓縮的方法。近無損壓縮是有損壓縮和無損壓縮的一個折衷,允許一定的失真,能夠獲得高保真還原圖像的同時,得到比無損壓縮更高的壓縮比。 JPEG-LS是連續色調靜止圖像無損和近無損壓縮的國際標準,算法復雜度低,壓縮性能優越,但是JPEG-LS對不同圖像壓縮時壓縮比不可控制。本文在研究JPEG-LS近無損圖像壓縮算法的基礎上,針對具體應用背景,提出了一種基于塊的近無損壓縮方法。進一步利用圖像局部紋理特性分析,對不同特性的區域容忍不同的信息丟失程度,實現了對圖像壓縮的碼率控制。針對某工程應用中的具體要求,我們以FPGA為平臺,采用Verilog HDL語言對改進算法進行了硬件實現。 實驗結果證明,這種基于塊的具有碼率控制的近無損圖像壓縮算法,在實現較為精確的碼率控制的同時,能夠獲得較高的還原圖像質量,而且硬件實現復雜度低,能夠滿足對圖像的實時壓縮要求。

    標簽: 碼率控制 圖像壓縮

    上傳時間: 2013-06-18

    上傳用戶:zzbbqq99n

  • 基于FPGA的光接收機數據恢復電路

    隨著信息產業的不斷發展,人們對數據傳輸速率要求越來越高,從而對數據發送端和接收端的性能都提出了更高的要求。接收機的一個重要任務就是在于克服各種非理想因素的干擾下,從接收到的被噪聲污染的數據信號中提取同步信息,并進而將數據正確的恢復出來。而數據恢復電路是光纖通信和其他許多類似數字通信領域中不可或缺的關鍵電路,其性能決定了接收端的總體性能。 目前,數據恢復電路的結構主要有“時鐘提取”和“過采樣”兩種結構。基于“過采樣”的數據恢復方法的關鍵是過采樣,即通過引入參考時鐘,并增加時鐘源個數的方式來代替第一種方法中的“時鐘提取”。與“時鐘提取”的數據恢復方法相比,基于“過采樣”的數據恢復方法在性能上還有較大的差距,但是后者擁有高帶寬、立即鎖存能力、較低的等待時間和更高的抖動容限,更易于通過數字的方法實現,實現更簡單,成本更低,并且這是一種數字化的模擬技術。如果能通過“過采樣”方法在普通的邏輯電路上實現622.08Mb/s甚至更高速率的數據恢復,并將它作為一個IP模塊來代替專用的時鐘恢復芯片,這無疑將是性能和成本的較好結合。 本文主要研究“過采樣”數據恢復電路的基本原理,通過全數字的設計方法,給出了在低成本可編程器件FPGA上實現數據恢復電路兩種不同的過采樣的實現方案,即基于時鐘延遲的過采樣和基于數據延遲的過采樣。基于時鐘延遲的過采樣數據恢復電路方案,通過測試驗證,其最高恢復的數據傳輸率可達到640Mb/s。測試結果表明,采用該方案實現的時鐘恢復電路可工作在光纖通信系統STM-4速率級,即622.08MHz頻率上,各方面指標基本符合要求。

    標簽: FPGA 光接收機 數據恢復 電路

    上傳時間: 2013-04-24

    上傳用戶:axxsa

  • 基于FPGA的頻率域MPEG2碼率轉換

    近年來,隨著網絡技術的發展和視頻編碼標準受到廣泛接受,視頻點播、視頻流和遠程教育等基于網絡的多媒體業務逐漸普及。為了對擁有不同終端資源,不同接入網絡以及不同興趣的用戶提供靈活的多媒體數據訪問服務,多媒體數據的內容需要根據應用環境動態調整,轉碼正是實現這一挑戰性任務的關鍵技術之一。 視頻轉碼對時間的要求非常苛刻,以至于用高速的通用微處理器芯片也無法在規定的時間內完成必要的運算。因此,必須為這樣的運算設計一個專用的高速硬線邏輯電路,在高速FPGA器件上實現或制成高速專用集成電路。用高密度的FPGA來構成完成轉碼算法所需的電路系統,實現專用集成電路的功能,因其成本低、設計周期短、功耗小、可靠性高、使用靈活等優點而成為適合本課題的最佳選擇。 本文根據MPEG-2中可變長編碼(VLC)理論,采用了兩級查找表減少了VLC存儲空間的使用,完成VLC編碼的實現。根據MPEG-2中關于System Packet的定義,針對FPGA可實現性,以空間換取復雜度的減少,實現了PES包的打包模塊。根據MPEG-2相應的轉碼理論,完成了對系統解碼模塊相應的連接和調試,對解碼模塊以真實的bit流進行了貼近板級的情況的仿真。根據MPEG-2中TM5的算法的局限性,分析得出只需要對P幀進行相應處理即可改進場景變換對視頻質量的影響,完成對TM5的算法的改進。通過性能估算和電路仿真,各模塊的吞吐率能夠滿足轉碼系統的要求。

    標簽: MPEG2 FPGA 頻率 碼率

    上傳時間: 2013-07-22

    上傳用戶:shinesyh

主站蜘蛛池模板: 锦屏县| 定襄县| 瑞昌市| 通许县| 榕江县| 镇巴县| 大同市| 雅安市| 靖边县| 雅安市| 延吉市| 十堰市| 泰和县| 昌邑市| 兴化市| 舒城县| 固阳县| 望城县| 灌云县| 北碚区| 泰安市| 文山县| 浦江县| 遵义市| 古蔺县| 宁晋县| 台湾省| 奉新县| 大连市| 葫芦岛市| 布拖县| 曲松县| 连平县| 蓝田县| 溆浦县| 永靖县| 抚顺市| 修武县| 定日县| 盈江县| 广州市|