提出了一種應(yīng)對(duì)CDMA系統(tǒng)中有界干擾的魯棒自適應(yīng)功率控制算法.仿真結(jié)果表明,與傳統(tǒng)的功率控制算法相比,該算法性能優(yōu)越,可以使用戶獲得更高的信噪比和較低的發(fā)射功率,且系統(tǒng)容量得到了提高.
上傳時(shí)間： 2013-11-02
上傳用戶：yimoney
全書(shū)分：簡(jiǎn)易實(shí)用燈控開(kāi)關(guān)、普通調(diào)光燈控制電路、延遲燈與定時(shí)燈控制電路、觸摸式燈光控制電路等。 一、簡(jiǎn)易實(shí)用燈控開(kāi)關(guān) 例1.有發(fā)光指標(biāo)的電燈開(kāi)關(guān)電路 例2.閃爍發(fā)光指標(biāo)的電燈開(kāi)關(guān)電路 例3.雙控電燈開(kāi)關(guān)電路 例4.三控電燈開(kāi)關(guān)電路 例5.五控電類(lèi)開(kāi)關(guān)電路 例6.簡(jiǎn)易變光拉線開(kāi)關(guān)電路 例7.二級(jí)管變光開(kāi)關(guān)電路 例8.簡(jiǎn)易四檔變光開(kāi)關(guān)電路 例9.電容式變光開(kāi)關(guān)電路(1) 例10.電容式變光開(kāi)關(guān)電路(2)
上傳時(shí)間： 2013-12-28
上傳用戶：DE2542
概述對(duì)于創(chuàng)造性產(chǎn)品決不能妥協(xié)，相信HR824是世界上最精確的近場(chǎng)監(jiān)聽(tīng)箱之一。 若你不使用精準(zhǔn)的有源監(jiān)聽(tīng)箱，你就會(huì)浪費(fèi)掉花費(fèi)在其它設(shè)備上的費(fèi)用。試想一下，監(jiān)聽(tīng)音箱是錄音及混音鏈中唯一可聽(tīng)到的：所有貴重的話筒，優(yōu)秀的信號(hào)處理器，（以及調(diào)音臺(tái)），只有通過(guò)你的監(jiān)聽(tīng)音箱才能到達(dá)你的耳朵，如果監(jiān)聽(tīng)箱出了問(wèn)題，你就會(huì)遇到很大的麻煩。
標(biāo)簽： 824 HR 有源 監(jiān)聽(tīng)音箱
上傳時(shí)間： 2014-12-31
上傳用戶：lilei900512
關(guān)于C語(yǔ)言的經(jīng)典書(shū)籍，C專(zhuān)家編程 清晰 （有書(shū)簽索引）。
上傳時(shí)間： 2013-11-22
上傳用戶：r5100
PCB布線后檢查有錯(cuò)誤的處理方法
上傳時(shí)間： 2013-11-08
上傳用戶：myworkpost
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)?、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類(lèi)別，圖一中不同類(lèi)別的英文縮寫(xiě)名稱(chēng)原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類(lèi)很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱(chēng)為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱(chēng)為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
單片機(jī)和PLC那個(gè)比較有前途
上傳時(shí)間： 2013-12-24
上傳用戶：fhjdliu
有源蜂鳴器和無(wú)源蜂鳴器的區(qū)別。
上傳時(shí)間： 2013-11-08
上傳用戶：dazhihui66
電容器的參數(shù)標(biāo)注方法有哪些
標(biāo)簽： 電容器 參數(shù) 標(biāo)注
上傳時(shí)間： 2013-10-11
上傳用戶：dyctj
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
