在 MAX+PLUS II開(kāi)發(fā)環(huán)境下采用 VHDL語(yǔ)言 設(shè)計(jì)并實(shí)現(xiàn)了電表抄表器 討論了系統(tǒng)的四個(gè)
組成模塊的設(shè)計(jì)和 VHDL 的實(shí)現(xiàn) 每個(gè)模塊采用 RTL 級(jí)描述 整體的生成采用圖形輸入法 通過(guò)波形仿真 下載芯片測(cè)試 完成了抄表器的功能
標(biāo)簽：
VHDL
PLUS
MAX
RTL
上傳時(shí)間：
2013-12-26
上傳用戶：myworkpost
