在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過了硬件驗(yàn)證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過了硬件驗(yàn)證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺，并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺及接口采用Verilog語言實(shí)現(xiàn)，PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時(shí)間： 2013-08-03
上傳用戶：gdgzhym
在當(dāng)今的廣播系統(tǒng)中，絕大部分的視頻信號是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果，去隔行技術(shù)應(yīng)運(yùn)而生。同時(shí)，視頻信號本身的低幀頻也會導(dǎo)致行抖動(dòng)、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會把這些視覺缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應(yīng)不同顯示終端以及對圖像大小變化的要求就必須對原始信號分辨率即每幀行數(shù)和每行像素?cái)?shù)進(jìn)行變換。因此去隔行、幀頻轉(zhuǎn)換、分辨率變換成為視頻格式轉(zhuǎn)換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術(shù)和EDA技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺，經(jīng)過設(shè)計(jì)輸入、仿真、測試和校驗(yàn)，直到達(dá)到預(yù)期的結(jié)果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。另外采用FPGA器件可以將原來的電路板級產(chǎn)品集成芯片級產(chǎn)品，從而降低了功耗，提高了可靠性，同時(shí)還可以很方便的對設(shè)計(jì)進(jìn)行在線修改。 該文在介紹了視頻格式轉(zhuǎn)換中的主要算法后，重點(diǎn)對去隔行、幀頻轉(zhuǎn)換、分辨率變換的FPGA綜合實(shí)現(xiàn)方案進(jìn)行了由簡單到復(fù)雜的深入研究，分別給出了最簡解決方案、基于非線性算法的解決方案和基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案。最簡解決方案利用線性算法將去隔行，幀頻轉(zhuǎn)換，分辨率變換三項(xiàng)處理同時(shí)實(shí)現(xiàn)，達(dá)到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求，是后續(xù)復(fù)雜方案的基礎(chǔ)。其中去隔行采用場合并方式，幀頻轉(zhuǎn)換采用幀重復(fù)方式，分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對靜止區(qū)域的判斷，靜止區(qū)域的輸出像素值直接選用相應(yīng)位置的已存輸入數(shù)據(jù)，非靜止區(qū)域的輸出像素值通過對已存輸入數(shù)據(jù)進(jìn)行非線性運(yùn)算得出。基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案在對靜止區(qū)域進(jìn)行判斷和處理的基礎(chǔ)上，對欲生成的變頻后的場間插值幀進(jìn)行運(yùn)動(dòng)估計(jì)，根據(jù)運(yùn)動(dòng)矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場間相應(yīng)時(shí)間位置上的插值幀輸出數(shù)據(jù)，該方案采用了自定義的前后向塊匹配運(yùn)動(dòng)估計(jì)方式，通過對三步搜索算法的高效實(shí)現(xiàn)，將SAD 值進(jìn)行比較得出運(yùn)動(dòng)矢量。
標(biāo)簽： FPGA 視頻格式轉(zhuǎn)換 算法研究
上傳時(shí)間： 2013-07-19
上傳用戶：米卡
目前電力系統(tǒng)正朝著設(shè)備數(shù)字化和網(wǎng)絡(luò)互聯(lián)化的方向發(fā)展，電力系統(tǒng)的行為也將會越來越復(fù)雜。作為電網(wǎng)故障分析必不可少的故障錄波器，電網(wǎng)的日趨復(fù)雜化對其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實(shí)現(xiàn)方案，簡要分析了其軟硬件結(jié)構(gòu)和功能；接著針對故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問題，提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設(shè)計(jì)方案；針對大容量故障數(shù)據(jù)的存儲問題，設(shè)計(jì)了在內(nèi)嵌PowerPC微處理器的FPGA上實(shí)現(xiàn)SDRAM控制器的方案，并運(yùn)用modelsim6.0仿真工具對設(shè)計(jì)的SDRAM控制器進(jìn)行了仿真；研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問題；最后討論了行波測距算法在輸電線路故障錄波器中應(yīng)用的相關(guān)問題。
上傳時(shí)間： 2013-07-17
上傳用戶：asddsd
隨著存儲技術(shù)的迅速發(fā)展，存儲業(yè)務(wù)需求的不斷增長，獨(dú)立的磁盤冗余陣列可利用多個(gè)磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤冗余陣列功能，對系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì)，完成磁盤陣列啟動(dòng)、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等?？刂破骷瓤梢宰鳛镽AID控制卡在服務(wù)器上使用，也可作為一個(gè)獨(dú)立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應(yīng)和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號完整性分析及仿真。
上傳時(shí)間： 2013-04-24
上傳用戶：jeffery
本文結(jié)合中國科技大學(xué)大規(guī)模集成電路實(shí)驗(yàn)室和中國科學(xué)院上海技術(shù)物理研究所合作的星載紅外相機(jī)項(xiàng)目，為了解決紅外相機(jī)上的不同波段的紅外探測元陣列存在的非均勻性問題，對紅外焦平面探測元陣列存在的非均勻性問題展開了深入的分析和研究。 主要研究和分析了兩類算法的基本原理，重點(diǎn)研究和實(shí)現(xiàn)了定標(biāo)校正算法，通過對積分球定標(biāo)數(shù)據(jù)進(jìn)行深入的分析，將探測元分成線性探測元和非線性探測元，對線性探測元采用兩點(diǎn)校正法，對非線性探測元采用多點(diǎn)分段校正算法，在利用FPGA硬件實(shí)現(xiàn)非均勻校正時(shí)，分析設(shè)計(jì)了基于乘法運(yùn)算和加法運(yùn)算的FPGA實(shí)現(xiàn)，在基于乘加器運(yùn)算的FPGA實(shí)現(xiàn)中。設(shè)計(jì)出了乘法和加法整體運(yùn)算的乘加器，內(nèi)部采用流水線wallace樹壓縮結(jié)構(gòu)，大大加快乘法和加法的速度。
上傳時(shí)間： 2013-04-24
上傳用戶：weddps
在衛(wèi)星遙感設(shè)備中，隨著遙感技術(shù)的發(fā)展和對傳輸式觀測衛(wèi)星遙感圖像質(zhì)量要求的不斷提高，航天遙感圖像的分辨率和采樣率也越來越高，由此引起高分辨率遙感圖像數(shù)據(jù)存儲量和傳輸數(shù)據(jù)量的急劇增長，然而衛(wèi)星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信息，必須解決輸入數(shù)據(jù)碼率和傳輸信道帶寬之間的矛盾。所以星載高分辨率遙感圖像數(shù)據(jù)的高保真、實(shí)時(shí)、大壓縮比壓縮技術(shù)就成了解決這一矛盾的關(guān)鍵技術(shù)。FPGA器件為實(shí)現(xiàn)數(shù)據(jù)壓縮提供了一種壓縮算法的硬件實(shí)現(xiàn)的一個(gè)理想的平臺。FPGA器件集成度高，體積小，通過用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺，經(jīng)過設(shè)計(jì)輸入，仿真，測試和校驗(yàn)，直到達(dá)到預(yù)期的結(jié)果，減少了開發(fā)周期。小波變換能夠適應(yīng)現(xiàn)代圖像壓縮所需要的如多分辨率、多層質(zhì)量控制等要求，在較大壓縮比下，小波圖像壓縮質(zhì)量明顯好于DCT變換，因此小波變換成為新一代壓縮標(biāo)準(zhǔn)JPEG2000的核心算法。同時(shí)，小波變換的提升算法結(jié)構(gòu)簡單，能夠?qū)崿F(xiàn)快速算法，有利于硬件實(shí)現(xiàn)，因此提升小波變換對于采用FPGA或ASIC來實(shí)現(xiàn)圖像變換來說是很好的選擇。本文針對衛(wèi)星遙感圖像的數(shù)據(jù)流，主要研究可以對衛(wèi)星圖像進(jìn)行實(shí)時(shí)二維小波變換的方案。針對提升小波變換的VLSI結(jié)構(gòu)和FPGA設(shè)計(jì)中的關(guān)鍵技術(shù)，從邊界延拓、濾波器結(jié)構(gòu)、整數(shù)小波、定點(diǎn)運(yùn)算、原位運(yùn)算等方面進(jìn)行了研究和討論，并且完成了針對衛(wèi)星遙感圖像的分塊二維9/7提升小波變換的FPGA實(shí)現(xiàn)。采用VerIlog語言對設(shè)計(jì)進(jìn)行了仿真驗(yàn)證，并將仿真結(jié)果同matlab仿真結(jié)果進(jìn)行了比較，比較結(jié)果表明該方案能實(shí)現(xiàn)對衛(wèi)星遙感圖像數(shù)據(jù)流的二維提升小波變換的功能。同時(shí)QuartusII綜合結(jié)果也表明，系統(tǒng)時(shí)鐘能夠工作在很高的頻率，可以滿足高速實(shí)時(shí)對衛(wèi)星圖像的小波變換處理。
標(biāo)簽： FPGA 提升機(jī) 二維 離散小波
上傳時(shí)間： 2013-06-15
上傳用戶：00.00
實(shí)現(xiàn)完整的串口設(shè)置，含校驗(yàn)位設(shè)置，撥特率設(shè)置，MCU接口，簡單易用
上傳時(shí)間： 2013-06-26
上傳用戶：luke5347
以電子計(jì)算機(jī)為中心，以最佳統(tǒng)計(jì)理論為方法，將載體上的某些或全部的導(dǎo)航設(shè)備綜合在一起，形成一個(gè)有機(jī)的統(tǒng)一整體，提高導(dǎo)航信息精度，擴(kuò)大單一導(dǎo)航設(shè)備或系統(tǒng)的功能，這樣的系統(tǒng)通稱為組合導(dǎo)航系統(tǒng)。 本文以某校研制的綜導(dǎo)顯控臺為工程背景，在對綜導(dǎo)顯控臺進(jìn)行需求分析的基礎(chǔ)上提出了基于ARM-Linux平臺的綜導(dǎo)顯控臺的設(shè)計(jì)方案。在對系統(tǒng)軟硬件平臺給出了詳細(xì)分析的基礎(chǔ)上闡述了系統(tǒng)應(yīng)用軟件設(shè)計(jì)的思想和基本原則，然后對應(yīng)用軟件的任務(wù)進(jìn)行了詳細(xì)的劃分并完成了系統(tǒng)的相關(guān)軟件設(shè)計(jì)。研究了基于ARM-Linux平臺的綜合導(dǎo)航顯控臺的CAN總線、串口通信、以太網(wǎng)接口通信技術(shù)并完成了相應(yīng)的軟件。 本文對嵌入式系統(tǒng)軟硬件開發(fā)技術(shù)作了詳細(xì)而深入的研究，介紹了嵌入式系統(tǒng)的組成原理及特點(diǎn)。深入研究了嵌入式實(shí)時(shí)操作系統(tǒng)Linux及l(fā)inux環(huán)境下應(yīng)用程序的開發(fā)，包括linux下設(shè)備驅(qū)動(dòng)程序的開發(fā)、符合硬件環(huán)境的系統(tǒng)引導(dǎo)程序Bootloader和文件系統(tǒng)的、Linux內(nèi)核的裁剪和移植、嵌入式GUI的開發(fā)。依照軟件工程學(xué)的一般流程對綜導(dǎo)顯控臺從分析、設(shè)計(jì)、實(shí)現(xiàn)進(jìn)行完整的論述。最后從系統(tǒng)運(yùn)行的情況來看本論文所設(shè)計(jì)的基于ARM-Linux的綜導(dǎo)顯控臺基本上滿足了用戶系統(tǒng)的要求，提高了組合導(dǎo)航系統(tǒng)的實(shí)時(shí)性。
上傳時(shí)間： 2013-07-05
上傳用戶：1406054127
隨著科學(xué)技術(shù)的飛速發(fā)展，各科學(xué)領(lǐng)域?qū)y試技術(shù)提出了越來越高的要求。調(diào)速器試驗(yàn)臺是調(diào)試、校驗(yàn)調(diào)速器性能的一種試驗(yàn)工具，是船舶修造廠、尤其調(diào)速器修造專業(yè)廠必須具有的試驗(yàn)設(shè)備。基于ARM嵌入式平臺和uC/OS-II實(shí)時(shí)操作系統(tǒng)的嵌入式控制調(diào)速器試驗(yàn)臺是基于國內(nèi)外調(diào)速器測試技術(shù)的發(fā)展趨勢和工作的實(shí)際要求。本調(diào)速試驗(yàn)臺充分利用了嵌入式單片機(jī)技術(shù)和傳感器技術(shù)，通過采用多種傳感器采集系統(tǒng)所需要的數(shù)據(jù)，例如直流電機(jī)的轉(zhuǎn)速、調(diào)速器的齒條位移等等，經(jīng)過單片機(jī)系統(tǒng)處理并輸出結(jié)果來實(shí)現(xiàn)調(diào)速器試驗(yàn)臺的功能，并運(yùn)用新型的全彩液晶顯示屏將各種試驗(yàn)數(shù)據(jù)顯示出來。 本文主要是針對調(diào)速試驗(yàn)臺控制系統(tǒng)的研究，在分析了嵌入式軟硬件可實(shí)現(xiàn)模塊化設(shè)計(jì)的基礎(chǔ)上，借鑒了“開發(fā)平臺”的設(shè)計(jì)思想，首先，在ARM嵌入式最小系統(tǒng)的基礎(chǔ)上架構(gòu)通用的硬件平臺，對測控平臺的硬件結(jié)構(gòu)進(jìn)行設(shè)計(jì)，特別是對于關(guān)鍵的接口電路進(jìn)行了比較深入的研究，針對不同的應(yīng)用，集成了多種接口電路。其次，在實(shí)現(xiàn)嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)uC/OS-II在ARM上可移植的基礎(chǔ)上，架構(gòu)了通用的軟件平臺，對接口電路驅(qū)動(dòng)程序進(jìn)行模塊化設(shè)計(jì)。最后，研究了基于參數(shù)實(shí)時(shí)可變型的一種新型的PID控制算法，并將此PID算法作為調(diào)速試驗(yàn)臺的控制算法。 通過對本系統(tǒng)的研究開發(fā)，提高了調(diào)速器試驗(yàn)臺的測試精度，也使性能更加穩(wěn)定可靠，實(shí)現(xiàn)了整個(gè)測試過程的自動(dòng)化，從而減輕了試驗(yàn)人員的勞動(dòng)強(qiáng)度，提高了工作效率，降低了試驗(yàn)成本，也同時(shí)消除了安全隱患，因此對本課題的研究具有較大的現(xiàn)實(shí)意義。
標(biāo)簽： ARM COS 調(diào)速器 試驗(yàn)臺
上傳時(shí)間： 2013-07-20
上傳用戶：ggwz258
MC14433中文資料。MC14433是美國Motorola公司推出的單片3 1/2位A/D轉(zhuǎn)換器，其中集成了雙積分式A/D轉(zhuǎn)換器所有的CMOS模擬電路和數(shù)字電路。具有外接元件少，輸入阻抗高，功耗低，電源電壓范圍寬，精度高等特點(diǎn)，并且具有自動(dòng)校零和自動(dòng)極性轉(zhuǎn)換功能，只要外接少量的阻容件即可構(gòu)成一個(gè)完整的A/D轉(zhuǎn)換器。。。。。。
上傳時(shí)間： 2013-04-24
上傳用戶：wdq1111
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
