逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)?；旌想娐愤^渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設(shè)計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現(xiàn)技術(shù)的研究越來越受到關(guān)注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現(xiàn)技術(shù)，依次對專用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設(shè)計及優(yōu)化，流水線操作和并行化，芯片運行穩(wěn)定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時間和離散時間的數(shù)學(xué)模型，以及基于極點配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設(shè)計過程，同時給出了仿真結(jié)果，仿真表明此系統(tǒng)具有很好的動、靜態(tài)性能，并且具有自動限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應(yīng)用目標(biāo)的基礎(chǔ)上，制定了FPGA目標(biāo)器件的選擇原則和芯片的技術(shù)規(guī)格，完成了器件選型及相關(guān)的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復(fù)雜FPGA設(shè)計的設(shè)計方法學(xué)，詳細介紹了基于FPGA的ASIC設(shè)計流程，概要介紹了僅使用QuartusII的開發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開發(fā)流程。在此基礎(chǔ)上，進行了芯片系統(tǒng)功能劃分，針對：DDS標(biāo)準(zhǔn)正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產(chǎn)生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設(shè)計。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型，以此為基礎(chǔ)，設(shè)計了一種應(yīng)用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線操作”等設(shè)計優(yōu)化問題，并針對逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結(jié)構(gòu)，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復(fù)雜，不利于直接采用流水線技術(shù)進行設(shè)計的特點，提出一種全新的“分層多級流水線”設(shè)計技術(shù)，有效地解決了復(fù)雜控制系統(tǒng)的流水線優(yōu)化設(shè)計問題。本文最后對芯片運行穩(wěn)定性等問題進行了初步研究。指出了設(shè)計中的“競爭冒險”和飽受困擾之苦的“亞穩(wěn)態(tài)”問題，分析了產(chǎn)生機理，并給出了常用的解決措施。
上傳時間： 2013-05-28
上傳用戶：ice_qi
本文對16QAM基帶Modem的FPGA芯片設(shè)計進行了研究與論述.首先介紹了16QAM調(diào)制的原理和16QAM基帶Modem的FPGA芯片總體設(shè)計,以及一些FPGA設(shè)計的基本原則.接著介紹了高性能濾波器的FPGA設(shè)計方法,并采用多相結(jié)構(gòu)濾波器和分布式算法(DA)設(shè)計了發(fā)送端平方根升余弦滾降濾波器.然后介紹了自適應(yīng)盲均衡器的設(shè)計,該均衡器是一個復(fù)數(shù)結(jié)構(gòu)的橫向濾波器,采用復(fù)用抽頭的結(jié)構(gòu)來節(jié)省資源,本文對自適應(yīng)均衡器的核心運算單元-采用booth編碼算法設(shè)計的高性能乘累加(MAC)運算單元進行了詳細描述.接下來介紹了載波恢復(fù)環(huán)路的FPGA設(shè)計,這是一個數(shù)字二階鎖相環(huán),本文推導(dǎo)了數(shù)字二階鎖相環(huán)和模擬二階鎖相環(huán)的對應(yīng)關(guān)系.DD相位檢測算法中的反正切函數(shù)tan
上傳時間： 2013-04-24
上傳用戶：dajin
近年來,隨著微電子技術(shù)的高速發(fā)展,數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用,圖像壓縮/解壓的IC芯片也已成為多媒體技術(shù)的核心,實現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點.該文基于FPGA設(shè)計了JPEG圖像壓縮編解碼芯片,通過改進算法優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性.在JPEG編碼器設(shè)計中,改進了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設(shè)計了基于查找表結(jié)構(gòu)的定點乘法器,便于在設(shè)計中共享乘法單元,以適應(yīng)流水線設(shè)計的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結(jié)構(gòu),用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設(shè)計中,根據(jù)Huffman碼字本身的特點和JPEG標(biāo)準(zhǔn),設(shè)計了一種Huffman碼字分組結(jié)構(gòu),基于該結(jié)構(gòu)提出分組Huffman查找表及地址編碼的設(shè)計方法,進而完成了新的快速Huffman解碼算法及其模塊設(shè)計.整個設(shè)計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結(jié)果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優(yōu)的狀態(tài),可滿足實時JPEG圖像編解碼的要求.在邏輯設(shè)計的基礎(chǔ)上,該設(shè)計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產(chǎn)權(quán)的JPEG IP模塊,應(yīng)用于可視電話、手機和會議電視等低成本JPEG編解碼系統(tǒng)的實現(xiàn).
標(biāo)簽： FPGA JPEG 編解碼 芯片設(shè)計
上傳時間： 2013-05-31
上傳用戶：yuying4000
隨著網(wǎng)絡(luò)技術(shù)和通信技術(shù)的突飛猛進，人們對通信的保密性能，抗干擾能力的要求越來越高，而且對信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實現(xiàn)都離不開擴頻通信技術(shù)的應(yīng)用，而擴頻通信芯片作為擴頻通信網(wǎng)絡(luò)的核心器件，自然也成了研究的重點。本論文旨在借鑒國內(nèi)外相關(guān)研究成果，并以家庭電力線通信環(huán)境為背景，驗證了一種CDMA碼分多址通信的實現(xiàn)方案，并通過智能家庭系統(tǒng)展示了其應(yīng)用效果。 本課題以構(gòu)建家庭電力載波通信網(wǎng)絡(luò)為目標(biāo)，首先，以兩塊Cyclone系列FPGA開發(fā)板為基礎(chǔ)，分別作為發(fā)送單元和接收單元，構(gòu)建了系統(tǒng)的硬件開發(fā)平臺；以QuartusⅡ 7.2為開發(fā)環(huán)境，運用Verilog硬件描述語言，編寫擴頻模塊和解擴模塊，并且進行了測試、仿真和綜合，驗證了通過專用芯片實現(xiàn)擴頻通信系統(tǒng)的可行性。應(yīng)用方面，采用電力線載波通信芯片，提出了一種由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)。用戶通過WEB方式登陸嵌入式網(wǎng)關(guān)，智能插線板能夠在嵌入式網(wǎng)關(guān)的控制下控制電器的電源、發(fā)送紅外遙控指令，實現(xiàn)對家電的遠程遙控。使用兩塊FPGA開發(fā)板，實現(xiàn)了擴頻通信基本收發(fā)是本設(shè)計得主要成果；將擴頻通訊技術(shù)、嵌入式Web技術(shù)引入到智能家庭系統(tǒng)的設(shè)計當(dāng)中是本文的一個特點。 仿真和實驗表明：采用電力線載波通信芯片組建家庭網(wǎng)絡(luò)的方案可行，由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)能靈活、便捷地實施家電控制，并具有一定的節(jié)能效果。
上傳時間： 2013-06-17
上傳用戶：vaidya1bond007b1
為了獲得一款極高性價比、尺寸極為緊湊的嵌入式控制模塊，提出來了一種基于STM32芯片設(shè)計的工控板，并完成系統(tǒng)的軟硬件設(shè)計。在一張比名片還小的板子上實現(xiàn)了幾乎所有的工業(yè)計算機所需要的功能。創(chuàng)新之處在于工控板作為工控核心，可以輕松移植到其他設(shè)備中，縮短開發(fā)周期。同時STM32具有官方的固件庫，易于學(xué)習(xí)，將工控板的方便性和STM32芯片的易用性結(jié)合也是本設(shè)計的亮點。實際應(yīng)用表明，該系統(tǒng)具有操作簡便、性能可靠地特點，達到了設(shè)計要求。
上傳時間： 2013-11-02
上傳用戶：hulee
SWM12系列芯片是基于ARM Cortex-M0核心，面向工業(yè)應(yīng)用的通用型控制器。它帶來的高性能32位運算能力尤其適用于對成本敏感的嵌入式微控制器應(yīng)用方案中。這款芯片幫助用戶以傳統(tǒng)8位控制器的價格來獲得32位的性能體驗。
上傳時間： 2013-11-11
上傳用戶：a471778
概述BL2456單片CMOS微控制器使用4位MCU核心，以達到最高的工作效率。BL2456擁有LCD直接驅(qū)動能力、8位計時/計數(shù)器和標(biāo)準(zhǔn)時間計時器（WatchTimer），以上功能使得它可以應(yīng)用于設(shè)計多種需要LCD功能的場合。BL2456的64-pinQFP封裝里面最多有16腳可以用于I/O。4個向量中斷使得內(nèi)外中斷事件的響應(yīng)變得非?？焖?。另外，BL2456先進的CMOS技術(shù)提供了低功耗和比較大的工作電壓范圍。該芯片與三星S3C72N4PINTOPIN兼容。
上傳時間： 2013-10-12
上傳用戶：shanxiliuxu
MCS-51系列單片機芯片結(jié)構(gòu):2.1 MCS—51系列單片機的結(jié)構(gòu)原理2.1.1 MCS-51單片機邏輯結(jié)構(gòu) MCS-51單片機的系統(tǒng)結(jié)構(gòu)框圖如圖2.1所示。 圖2.1 MCS-51單片機的系統(tǒng)結(jié)構(gòu)框圖由圖2.1可以看出，單片機內(nèi)部主要包含下列幾個部件：u 一個8位CPU；u 一個時鐘電路；u 4Kbyte程序存儲器；u 128byte數(shù)據(jù)存儲器；u 兩個16位定時/計數(shù)器；u 64Kbyte擴展總線控制電路；u 四個8-bit并行I/O端口；u 一個可編程串行接口；五個中斷源，其中包括兩個優(yōu)先級嵌套中斷 1. CPU CPU即中央處理器的簡稱，是單片機的核心部件，它完成各種運算和控制操作，CPU由運算器和控制器兩部分電路組成。（1）運算器電路 運算器電路包括ALU（算術(shù)邏輯單元）、ACC（累加器）、B寄存器、狀態(tài)寄存器、暫存器1和暫存器2等部件，運算器的功能是進行算術(shù)運算和邏輯運算。 （2）控制器電路 控制器電路包括程序計數(shù)器PC、PC加1寄存器、指令寄存器、指令譯碼器、數(shù)據(jù)指針DPTR、堆棧指針SP、緩沖器以及定時與控制電路等。控制電路完成指揮控制工作，協(xié)調(diào)單片機各部分正常工作。
標(biāo)簽： MCS 51 單片機 芯片結(jié)構(gòu)
上傳時間： 2013-10-27
上傳用戶：tianyi223
電梯的開關(guān)門過程是一個變速運動過程 ,需要對電梯門系統(tǒng)的驅(qū)動電機進行調(diào)速控制；本文提出了一種以高性能單片微機87C196MC 為核心的電梯門機變頻調(diào)速控制系統(tǒng)，功率驅(qū)動電路采用驅(qū)動MOSFET 的專用集成電路IR2130；分析了基于PWM 技術(shù)控制電梯門機運行的方法；采用單片微機和功率驅(qū)動專用集成電路將門系統(tǒng)電機的交流變頻器和驅(qū)動控制器集為一體,得到了一種可靠性高、控制靈活、成本低、體積小的電梯門機控制器。關(guān)鍵字：變頻器；正弦脈寬調(diào)制；電梯門機系統(tǒng) 電梯的門機系統(tǒng)是電梯的一個非常重要的子系統(tǒng)。門機系統(tǒng)性能的優(yōu)劣直接關(guān)系著整個電梯系統(tǒng)能否正常地運行。所以說，對門機系統(tǒng)的設(shè)計開發(fā)及制造是電梯系統(tǒng)設(shè)計開發(fā)及制造的一個關(guān)鍵環(huán)節(jié)。從控制這個角度來說，研究的重點應(yīng)側(cè)重于如何把先進的變頻調(diào)速技術(shù)應(yīng)用到門機系統(tǒng)中，使門機系統(tǒng)能高效經(jīng)濟可靠地運行。在目前的工程實踐中，交流電機的變頻調(diào)速策略主要有兩種方法，即正弦脈寬調(diào)制方法（SPWM）和空間矢量脈寬調(diào)制方法（SVPWM）。其中SPWM 的基本原理就是用正弦波和高頻三角載波比較產(chǎn)生PWM 脈沖序列：當(dāng)基波（正弦波）高于三角載波時，相應(yīng)的開關(guān)器件導(dǎo)通，反之，當(dāng)基波低于三角載波時，相應(yīng)的開關(guān)器件截止。產(chǎn)生的PWM 脈沖序列作為逆變器功率開關(guān)器件的驅(qū)動控制信號。本電梯門機變頻調(diào)速系統(tǒng)就是采用SPWM 調(diào)制方法，采用INTEL 公司的16 位高性能微控制器87C196MC 作為核心控制芯片，由87C196MC 的PWM 波形發(fā)生模塊產(chǎn)生PWM 信號去驅(qū)動功率電路，從而帶動門機按照預(yù)先設(shè)定的運行曲線運行。
上傳時間： 2013-10-16
上傳用戶：zhaoman32
針對傳統(tǒng)集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現(xiàn)了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調(diào)的原理和實現(xiàn)方法，推導(dǎo)出一種簡便的引入?仔/4固定相移的實現(xiàn)方法。采用模塊化的設(shè)計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實現(xiàn)了整個系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上傳時間： 2013-11-06
上傳用戶：liu123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
