亚洲国产aⅴ成人精品无吗,香蕉成人啪国产精品视频综合网,亚洲另类视频

核心芯片

基于FPGA的逆變器控制芯片研究

逆變控制器的發展經歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統，并從數模混合電路過渡到純數字控制的歷程。但是，通用微處理芯片是為一般目的而設計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現技術的研究越來越受到關注，已成為逆變控制器發展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現技術，依次對專用芯片的系統功能劃分，硬件算法，全系統的硬件設計及優化，流水線操作和并行化，芯片運行穩定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續時間和離散時間的數學模型，以及基于極點配置的單相電壓型PWM逆變器電流內環電壓外環雙閉環控制系統的設計過程，同時給出了仿真結果，仿真表明此系統具有很好的動、靜態性能，并且具有自動限流功能，提高了系統的可靠性。緊接著分析了FPGA器件的特征和結構。在給出本芯片應用目標的基礎上，制定了FPGA目標器件的選擇原則和芯片的技術規格，完成了器件選型及相關的開發環境和工具的選取。然后系統闡述了復雜FPGA設計的設計方法學，詳細介紹了基于FPGA的ASIC設計流程，概要介紹了僅使用QuartusII的開發流程，以及Modelsim、SynplifyPro、QuartusII結合使用的開發流程。在此基礎上，進行了芯片系統功能劃分，針對：DDS標準正弦波發生器，電壓電流雙環控制算法單元，硬件PI算法單元，SPWM產生器，三角波發生器，死區控制器，數據流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設計。分析了全數字鎖相環的結構和模型，以此為基礎，設計了一種應用于逆變器的，用比例積分方法替代傳統鎖相系統中的環路濾波，用相位累加器實現數控振蕩器（DCO）功能的高精度二階全數字鎖相環（DPLL）。分析了“流水線操作”等設計優化問題，并針對逆變器控制系統中，控制系統算法呈多層結構，且層與層之間還有數據流聯系，其執行順序和數據流的走向較為復雜，不利于直接采用流水線技術進行設計的特點，提出一種全新的“分層多級流水線”設計技術，有效地解決了復雜控制系統的流水線優化設計問題。本文最后對芯片運行穩定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩態”問題，分析了產生機理，并給出了常用的解決措施。

標簽： FPGA 逆變器控制芯片

上傳時間： 2013-05-28

上傳用戶：ice_qi
16QAM基帶Modem的FPGA芯片設計

本文對16QAM基帶Modem的FPGA芯片設計進行了研究與論述.首先介紹了16QAM調制的原理和16QAM基帶Modem的FPGA芯片總體設計,以及一些FPGA設計的基本原則.接著介紹了高性能濾波器的FPGA設計方法,并采用多相結構濾波器和分布式算法(DA)設計了發送端平方根升余弦滾降濾波器.然后介紹了自適應盲均衡器的設計,該均衡器是一個復數結構的橫向濾波器,采用復用抽頭的結構來節省資源,本文對自適應均衡器的核心運算單元-采用booth編碼算法設計的高性能乘累加(MAC)運算單元進行了詳細描述.接下來介紹了載波恢復環路的FPGA設計,這是一個數字二階鎖相環,本文推導了數字二階鎖相環和模擬二階鎖相環的對應關系.DD相位檢測算法中的反正切函數tan

標簽： Modem FPGA QAM 16

上傳時間： 2013-04-24

上傳用戶：dajin
基于FPGA的JPEG編解碼芯片設計

近年來,隨著微電子技術的高速發展,數字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現這些算法芯片的研究成為信息產業的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據Huffman編碼表的規律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優的狀態,可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統的實現.

標簽： FPGA JPEG 編解碼芯片設計

上傳時間： 2013-05-31

上傳用戶：yuying4000
基于FPGA的擴頻通信芯片設計及應用

隨著網絡技術和通信技術的突飛猛進，人們對通信的保密性能，抗干擾能力的要求越來越高，而且對信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實現都離不開擴頻通信技術的應用，而擴頻通信芯片作為擴頻通信網絡的核心器件，自然也成了研究的重點。本論文旨在借鑒國內外相關研究成果，并以家庭電力線通信環境為背景，驗證了一種CDMA碼分多址通信的實現方案，并通過智能家庭系統展示了其應用效果。本課題以構建家庭電力載波通信網絡為目標，首先，以兩塊Cyclone系列FPGA開發板為基礎，分別作為發送單元和接收單元，構建了系統的硬件開發平臺；以QuartusⅡ 7.2為開發環境，運用Verilog硬件描述語言，編寫擴頻模塊和解擴模塊，并且進行了測試、仿真和綜合，驗證了通過專用芯片實現擴頻通信系統的可行性。應用方面，采用電力線載波通信芯片，提出了一種由智能插線板和嵌入式網關構成的家電控制系統。用戶通過WEB方式登陸嵌入式網關，智能插線板能夠在嵌入式網關的控制下控制電器的電源、發送紅外遙控指令，實現對家電的遠程遙控。使用兩塊FPGA開發板，實現了擴頻通信基本收發是本設計得主要成果；將擴頻通訊技術、嵌入式Web技術引入到智能家庭系統的設計當中是本文的一個特點。仿真和實驗表明：采用電力線載波通信芯片組建家庭網絡的方案可行，由智能插線板和嵌入式網關構成的家電控制系統能靈活、便捷地實施家電控制，并具有一定的節能效果。

標簽： FPGA 擴頻通信芯片設計

上傳時間： 2013-06-17

上傳用戶：vaidya1bond007b1
基于STM32芯片的工控板設計

為了獲得一款極高性價比、尺寸極為緊湊的嵌入式控制模塊，提出來了一種基于STM32芯片設計的工控板，并完成系統的軟硬件設計。在一張比名片還小的板子上實現了幾乎所有的工業計算機所需要的功能。創新之處在于工控板作為工控核心，可以輕松移植到其他設備中，縮短開發周期。同時STM32具有官方的固件庫，易于學習，將工控板的方便性和STM32芯片的易用性結合也是本設計的亮點。實際應用表明，該系統具有操作簡便、性能可靠地特點，達到了設計要求。

標簽： STM 32 芯片工控板

上傳時間： 2013-11-02

上傳用戶：hulee
SWM12系列芯片中文簡介 Cotex-M0

SWM12系列芯片是基于ARM Cortex-M0核心，面向工業應用的通用型控制器。它帶來的高性能32位運算能力尤其適用于對成本敏感的嵌入式微控制器應用方案中。這款芯片幫助用戶以傳統8位控制器的價格來獲得32位的性能體驗。

標簽： Cotex-M SWM 12 系列芯片

上傳時間： 2013-11-11

上傳用戶：a471778
4位MASK LCD型單片機芯片BL2456

概述BL2456單片CMOS微控制器使用4位MCU核心，以達到最高的工作效率。BL2456擁有LCD直接驅動能力、8位計時/計數器和標準時間計時器（WatchTimer），以上功能使得它可以應用于設計多種需要LCD功能的場合。BL2456的64-pinQFP封裝里面最多有16腳可以用于I/O。4個向量中斷使得內外中斷事件的響應變得非常快速。另外，BL2456先進的CMOS技術提供了低功耗和比較大的工作電壓范圍。該芯片與三星S3C72N4PINTOPIN兼容。

標簽： MASK 2456 LCD BL

上傳時間： 2013-10-12

上傳用戶：shanxiliuxu
MCS-51系列單片機芯片結構

MCS-51系列單片機芯片結構:2.1 MCS—51系列單片機的結構原理2.1.1 MCS-51單片機邏輯結構 MCS-51單片機的系統結構框圖如圖2.1所示。圖2.1 MCS-51單片機的系統結構框圖由圖2.1可以看出，單片機內部主要包含下列幾個部件：u 一個8位CPU；u 一個時鐘電路；u 4Kbyte程序存儲器；u 128byte數據存儲器；u 兩個16位定時/計數器；u 64Kbyte擴展總線控制電路；u 四個8-bit并行I/O端口；u 一個可編程串行接口；五個中斷源，其中包括兩個優先級嵌套中斷 1. CPU CPU即中央處理器的簡稱，是單片機的核心部件，它完成各種運算和控制操作，CPU由運算器和控制器兩部分電路組成。（1）運算器電路運算器電路包括ALU（算術邏輯單元）、ACC（累加器）、B寄存器、狀態寄存器、暫存器1和暫存器2等部件，運算器的功能是進行算術運算和邏輯運算。（2）控制器電路控制器電路包括程序計數器PC、PC加1寄存器、指令寄存器、指令譯碼器、數據指針DPTR、堆棧指針SP、緩沖器以及定時與控制電路等。控制電路完成指揮控制工作，協調單片機各部分正常工作。

標簽： MCS 51 單片機芯片結構

上傳時間： 2013-10-27

上傳用戶：tianyi223
以單片微機87C196MC為核心的電梯門機變頻調速控制系統

電梯的開關門過程是一個變速運動過程 ,需要對電梯門系統的驅動電機進行調速控制；本文提出了一種以高性能單片微機87C196MC 為核心的電梯門機變頻調速控制系統，功率驅動電路采用驅動MOSFET 的專用集成電路IR2130；分析了基于PWM 技術控制電梯門機運行的方法；采用單片微機和功率驅動專用集成電路將門系統電機的交流變頻器和驅動控制器集為一體,得到了一種可靠性高、控制靈活、成本低、體積小的電梯門機控制器。關鍵字：變頻器；正弦脈寬調制；電梯門機系統電梯的門機系統是電梯的一個非常重要的子系統。門機系統性能的優劣直接關系著整個電梯系統能否正常地運行。所以說，對門機系統的設計開發及制造是電梯系統設計開發及制造的一個關鍵環節。從控制這個角度來說，研究的重點應側重于如何把先進的變頻調速技術應用到門機系統中，使門機系統能高效經濟可靠地運行。在目前的工程實踐中，交流電機的變頻調速策略主要有兩種方法，即正弦脈寬調制方法（SPWM）和空間矢量脈寬調制方法（SVPWM）。其中SPWM 的基本原理就是用正弦波和高頻三角載波比較產生PWM 脈沖序列：當基波（正弦波）高于三角載波時，相應的開關器件導通，反之，當基波低于三角載波時，相應的開關器件截止。產生的PWM 脈沖序列作為逆變器功率開關器件的驅動控制信號。本電梯門機變頻調速系統就是采用SPWM 調制方法，采用INTEL 公司的16 位高性能微控制器87C196MC 作為核心控制芯片，由87C196MC 的PWM 波形發生模塊產生PWM 信號去驅動功率電路，從而帶動門機按照預先設定的運行曲線運行。

標簽： C196 196 87C 87

上傳時間： 2013-10-16

上傳用戶：zhaoman32
擴頻通信芯片STEL-2000A的FPGA實現

針對傳統集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現NCO模塊，在下變頻模塊調用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調的原理和實現方法，推導出一種簡便的引入?仔/4固定相移的實現方法。采用模塊化的設計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發板上成功實現了整個系統。測試結果表明該系統正確實現了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.

標簽： STEL 2000 FPGA 擴頻通信

上傳時間： 2013-11-06

上傳用戶：liu123