隨著電力系統(tǒng)的迅速發(fā)展和電力電子技術(shù)的廣泛應(yīng)用，電能污染日益嚴(yán)重，電能質(zhì)量問題已經(jīng)成為電力部門及電力用戶越來越關(guān)注的問題。電能質(zhì)量的各項(xiàng)指標(biāo)若偏離正常水平過大，會給發(fā)電、輸變電和用電設(shè)備帶來不同程度的危害。電能質(zhì)量的好壞直接關(guān)系到國民經(jīng)濟(jì)的總體效益，因此對電能質(zhì)量進(jìn)行檢測和分析從而提高和改善電能質(zhì)量具有非常重要的意義。 本文首先介紹了電能質(zhì)量的基本概念，對各種電能質(zhì)量問題的分類、特征及產(chǎn)生原因和危害作了詳細(xì)的闡述。通過對電能質(zhì)量各項(xiàng)指標(biāo)（供電電壓偏差、頻率偏差、公用電網(wǎng)諧波、三相電壓不平衡度、電壓波動與閃變）的分析，以傳統(tǒng)的傅立葉變換理論為基礎(chǔ)，針對目前電能質(zhì)量分析的難點(diǎn)即對突變的、暫態(tài)的、非平穩(wěn)的信號的檢測與分類，提出了基于快速傅立葉變換的暫態(tài)電能質(zhì)量分析方法。 在系統(tǒng)的研究了電能質(zhì)量分析的相關(guān)理論和檢測技術(shù)的基礎(chǔ)上，針對電能質(zhì)量分析系統(tǒng)中需要支持復(fù)雜算法和保持實(shí)時性的特殊要求，研制了基于DSP與ARM構(gòu)架的嵌入式電能質(zhì)量分析系統(tǒng)的硬件平臺和軟件系統(tǒng)。重點(diǎn)分析了DSP與ARM的選型依據(jù)、結(jié)構(gòu)特點(diǎn)、具體應(yīng)用等。并且詳細(xì)的介紹了硬件平臺的各部分組成和電路原理圖。隨后，提出了該裝置軟件部分設(shè)計(jì)思想，其中重點(diǎn)介紹了DSP部分的FFT算法設(shè)計(jì)、ARM部分的UC/OS-II操作系統(tǒng)移植和MiniGUI圖形界面開發(fā)。最后對論文的主要工作進(jìn)行了總結(jié)，對以后可深入研究的方向進(jìn)行了展望。
上傳時間： 2013-05-22
上傳用戶：hw1688888
隨著電力系統(tǒng)的迅速發(fā)展和電力電子技術(shù)的廣泛應(yīng)用，電能污染日益嚴(yán)重，電能質(zhì)量問題已經(jīng)成為電力部門及電力用戶越來越關(guān)注的問題。電能質(zhì)量的各項(xiàng)指標(biāo)若偏離正常水平過大，會給發(fā)電、輸變電和用電設(shè)備帶來不同程度的危害。電能質(zhì)量的好壞直接關(guān)系到國民經(jīng)濟(jì)的總體效益，因此對電能質(zhì)量進(jìn)行檢測和分析從而提高和改善電能質(zhì)量具有非常重要的意義。 本文首先介紹了電能質(zhì)量的基本概念，對各種電能質(zhì)量問題的分類、特征及產(chǎn)生原因和危害作了詳細(xì)的闡述。通過對電能質(zhì)量各項(xiàng)指標(biāo)(供電電壓偏差、頻率偏差、公用電網(wǎng)諧波、三相電壓不平衡度、電壓波動與閃變)的分析，以傳統(tǒng)的傅立葉變換理論為基礎(chǔ)，針對目前電能質(zhì)量分析的難點(diǎn)即對突變的、暫態(tài)的、非平穩(wěn)的信號的檢測與分類，提出了基于小波變換的暫態(tài)電能質(zhì)量分析方法。利用小波變換模極大值原理檢測信號奇異點(diǎn)作為是否發(fā)生暫態(tài)擾動的判據(jù)，克服了傳統(tǒng)方法中無時域局部性的缺點(diǎn)。 在系統(tǒng)的研究了電能質(zhì)量分析的相關(guān)理論和檢測技術(shù)的基礎(chǔ)上，針對電能質(zhì)量分析系統(tǒng)中需要支持復(fù)雜算法和保持實(shí)時性的特殊要求，研制了基于DSP與ARM構(gòu)架的嵌入式電能質(zhì)量分析系統(tǒng)的硬件平臺和軟件系統(tǒng)。重點(diǎn)分析了DSP與ARM的選型依據(jù)、結(jié)構(gòu)特點(diǎn)、具體應(yīng)用等。并且詳細(xì)的介紹了硬件平臺的各部分組成和電路原理圖。隨后，提出了該裝置軟件部分設(shè)計(jì)思想，其中重點(diǎn)介紹了DSP部分的FFT算法設(shè)計(jì)、ARM部分的uC/OS-II操作系統(tǒng)移植和MiniGUI圖形界面開發(fā)。最后對論文的主要工作進(jìn)行了總結(jié)，對以后可深入研究的方向進(jìn)行了展望。
標(biāo)簽： DSP ARM 電能質(zhì)量監(jiān)測
上傳時間： 2013-07-10
上傳用戶：ZJX5201314
本書首版于1962年，目前已是第六版。得益于作者長期教學(xué)經(jīng)驗(yàn)的積累，本書已被國外許多著名大學(xué)選為電子、電力工程領(lǐng)域入門課程的教材。作者從3個最基本的科學(xué)定律(歐姆定律、基爾霍夫電壓定律和基爾霍夫電流定律)推導(dǎo)出了電路分析中常用的分析方法及分析工具。書中首先介紹電路的基本參量以及電路的基本概念，然后結(jié)合基爾霍夫電壓和電流定律，介紹節(jié)點(diǎn)和網(wǎng)孔分析法以及疊加定理、電源變換等常用電路分析方法，并將運(yùn)算放大器作為電路元件加以介紹；交流電路的分析開始于電容、電感的時域電路特性，然后分析RLC電路的正弦穩(wěn)態(tài)響應(yīng)，并介紹交流電路的功率分析方法，接著還對多相電路、磁耦合電路的性能分析進(jìn)行了介紹；為了使讀者更深入了解電路的頻域特性，本書還介紹了復(fù)頻率、拉普拉斯變換和s域分析、頻率響應(yīng)、傅里葉分析、二端口網(wǎng)絡(luò)等內(nèi)容。作者注重將理論和實(shí)踐相結(jié)合，很多例題、練習(xí)、章后習(xí)題還是正文中的應(yīng)用實(shí)例都取自于業(yè)界的典型應(yīng)用，這也是本書的一大特色。 本書可作為信息電子類、電氣工程類、計(jì)算機(jī)類和應(yīng)用物理類本科生的雙語教學(xué)用書，也可作為從事電子技術(shù)、電氣工程、通信工程領(lǐng)域工作的工程技術(shù)人員的參考書
上傳時間： 2013-05-27
上傳用戶：cccole0605
嵌入式系統(tǒng)近年來隨著其信息化、智能化、網(wǎng)絡(luò)化的發(fā)展，被廣泛應(yīng)用于信息家電、移動設(shè)備、網(wǎng)絡(luò)設(shè)備和工控仿真的領(lǐng)域，成為繼IT網(wǎng)絡(luò)技術(shù)之后，又一個信息產(chǎn)業(yè)的主流。本設(shè)計(jì)使用的是ARM9嵌入式開發(fā)板。ARM（AdvancedRISCMachines）公司的32位RISC處理器有著高速度、低功耗、低成本、功能強(qiáng)、特有16/32位雙指令集等諸多優(yōu)異的性能。 隨著生產(chǎn)業(yè)快速發(fā)展，工廠企業(yè)車間的不斷增加，對廠房的管理和設(shè)備的保護(hù)越來越受到重視。本論文主要闡述了監(jiān)控系統(tǒng)中無線終端的設(shè)計(jì)與研究，其中涉及到嵌入式網(wǎng)絡(luò)瀏覽器在工廠監(jiān)控設(shè)備中的應(yīng)用，本監(jiān)控系統(tǒng)的采集設(shè)備如攝像頭、儀表等將視頻、圖像、溫度等數(shù)據(jù)通過下位機(jī)上傳至控制中心，控制中心將這些數(shù)據(jù)存儲于網(wǎng)頁中，用戶使用手持終端，以無線上網(wǎng)的方式，通過嵌入式瀏覽器登陸網(wǎng)頁，實(shí)現(xiàn)遠(yuǎn)程監(jiān)控，達(dá)到實(shí)時監(jiān)控的目的。 本論文第一章綜合敘述嵌入式系統(tǒng)的基本概念。第二章闡述基于S3C2410X的嵌入式系統(tǒng)開發(fā)平臺的基本架構(gòu)及各個組成部分。第三章介紹了監(jiān)控系統(tǒng)無線終端的開發(fā)平臺的設(shè)計(jì)。第四章主要闡述了LCD觸摸屏校正程序的設(shè)計(jì)。第五章講述了嵌入式瀏覽器的研究，makefile的編寫與電機(jī)控制模塊的設(shè)計(jì)。
標(biāo)簽： ARM 工廠 監(jiān)控 無線終端
上傳時間： 2013-04-24
上傳用戶：Miyuki
[學(xué)習(xí)要求]掌握A/D轉(zhuǎn)換的基本概念和工作原理，掌握集成A/D轉(zhuǎn)換器ADC0809的基本應(yīng)用、設(shè)計(jì)方法與調(diào)試技術(shù)。[重點(diǎn)與難點(diǎn)]重點(diǎn)：集成A/D轉(zhuǎn)換器的應(yīng)用及主要性能指標(biāo)。
標(biāo)簽： 信號 模數(shù)轉(zhuǎn)換電路
上傳時間： 2013-07-12
上傳用戶：ninal
現(xiàn)場可編程門陣列(FPGA)是一種新型器件,它將門陣列的通用結(jié)構(gòu)與現(xiàn)場可編程的特性結(jié)合于一體.如今,FPGA系列器件已成為最受歡迎的器件之一.隨著FPGA器件的廣泛應(yīng)用,它在數(shù)字系統(tǒng)中的作用日益變得重要,它所要求的準(zhǔn)確性也變得更高.因此,對FPGA器件的故障測試和故障診斷方法進(jìn)行更全面的研究具有重要意義.隨著集成電路規(guī)模的迅速膨脹,電路結(jié)構(gòu)變得復(fù)雜,使大量的故障不可測.所以,人們把視線轉(zhuǎn)向了可測性設(shè)計(jì)(DFT)問題.可測性設(shè)計(jì)的提出為解決測試問題開辟了新的有效途徑,而邊界掃描測試方法(BST)是其中一個重要的技術(shù).本文闡述了FPGA系列器件的結(jié)構(gòu)特點(diǎn),邊界掃描測試相關(guān)的基本概念與基本理論,給出利用布爾矩陣?yán)碚摻⒌倪吔鐠呙铚y試過程的數(shù)學(xué)描述和數(shù)學(xué)模型.論文中主要討論了邊界掃描測試中的測試優(yōu)化問題,給出解決兩類優(yōu)化問題的現(xiàn)有算法,對它們的優(yōu)缺點(diǎn)進(jìn)行了對比,并且提出對兩種現(xiàn)有算法的改進(jìn),比較了改進(jìn)前后優(yōu)化算法的性能.最后總結(jié)了利用邊界掃描測試FPGA的具體過程.
上傳時間： 2013-08-06
上傳用戶：mdrd3080
本文著重研究了OFDM調(diào)制解調(diào)技術(shù)在FPGA上的實(shí)現(xiàn)。全文內(nèi)容安排如下： 第一章介紹了PLD(可編程邏輯器件)和OFDM(正交頻分復(fù)用)技術(shù)的發(fā)展歷史。 第二章介紹了PLD的分類、工藝和結(jié)構(gòu)特點(diǎn)，以及FPGA的開發(fā)環(huán)境、開發(fā)流程和Verilog語言的特點(diǎn)。 第三章就OFDM系統(tǒng)中的基本概念進(jìn)行了詳細(xì)的闡述。 第四、五章是OFDM算法的在FPGA上的實(shí)現(xiàn)，首先對要實(shí)現(xiàn)的算法進(jìn)行分析，給出了需要實(shí)現(xiàn)的指標(biāo)。然后給出了FPGA的實(shí)現(xiàn)方案，對系統(tǒng)的進(jìn)行仿真，給出了仿真波形圖和系統(tǒng)性能分析。 第六章總結(jié)了全文的工作，對OFDM技術(shù)的實(shí)現(xiàn)需要進(jìn)一步完善的方面進(jìn)行了探討。
標(biāo)簽： OFDM FPGA 基帶 調(diào)制系統(tǒng)
上傳時間： 2013-08-05
上傳用戶：躍躍，，
隨著半導(dǎo)體技術(shù)與數(shù)字集成電路(微處理器、存貯器以及標(biāo)準(zhǔn)邏輯門電路等)技術(shù)的迅速發(fā)展，特別是隨著計(jì)算機(jī)技術(shù)的發(fā)展，在工業(yè)生產(chǎn)和科學(xué)技術(shù)研究的各行各業(yè)中，人們利用PC機(jī)的強(qiáng)大處理功能代替?zhèn)鹘y(tǒng)儀器的某些部件，開發(fā)出各種測量儀器(虛擬儀器)，傳統(tǒng)儀器的數(shù)字邏輯部分多是采用分立集成電路(IC)組成，分立IC愈多，給系統(tǒng)的電路設(shè)計(jì)、調(diào)試及維護(hù)帶來諸多不便。而隨著EDA技術(shù)的飛速發(fā)展，大規(guī)模可編程邏輯芯片CPLD / FPGA應(yīng)運(yùn)而生。這類芯片可以替代幾十甚至上百塊通用IC芯片，而且，因其可用硬件描述語言進(jìn)行芯片設(shè)計(jì)、支持在線編程和在系統(tǒng)編程等優(yōu)點(diǎn)而備受青睞。本課題主要是用FPGA實(shí)現(xiàn)一個驗(yàn)證平臺。用于SOC及IPCore的驗(yàn)證。用FPGA系統(tǒng)驗(yàn)證板實(shí)現(xiàn)在實(shí)際硬件環(huán)境中的驗(yàn)證可以彌補(bǔ)ASIC 設(shè)計(jì)流程中仿真的不足, 通過該驗(yàn)證也可以加快ASIC設(shè)計(jì)且降低由于邏輯問題所造成ASIC 開發(fā)中的成本損耗。本文首先介紹了EDA技術(shù)的發(fā)展，然后介紹了FPGA，SOC,和IPCore的一些基本概念，分析了FPGA在現(xiàn)代集成電路設(shè)計(jì)領(lǐng)域的一些應(yīng)用。最后，具體設(shè)計(jì)了一塊用設(shè)計(jì)驗(yàn)證的開發(fā)板，并討論了其設(shè)計(jì)結(jié)構(gòu)，流程及驗(yàn)證方法。
上傳時間： 2013-05-16
上傳用戶：bakdesec
該論文介紹二次雷達(dá)的基本概念、發(fā)展歷史、工作流程和運(yùn)作機(jī)理以及單脈沖二次雷達(dá)的系統(tǒng)原理,并且對傳統(tǒng)的單脈沖二次雷達(dá)應(yīng)答信號處理器的硬件結(jié)構(gòu)進(jìn)行改進(jìn),提出一種全新的應(yīng)答處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件結(jié)構(gòu)的特點(diǎn)是結(jié)構(gòu)靈活,有較強(qiáng)的通用性.該論文圍繞FPGA+DSP這種數(shù)字信號處理的硬件結(jié)構(gòu),闡述了它在單脈沖二次雷達(dá)應(yīng)答數(shù)字信號處理器中的應(yīng)用,使用VHDL語言設(shè)計(jì)FPGA程序,并且給出主要模塊的仿真結(jié)果.FPGA主要完成距離計(jì)數(shù)、方位計(jì)數(shù)、脈沖分解、產(chǎn)生應(yīng)答數(shù)據(jù)送給DSP、與PC104交換報(bào)表等功能.長時間的成功試驗(yàn)表明,基于FPGA和DSP技術(shù)的二次雷達(dá)應(yīng)答信號處理器在3毫秒內(nèi)可以同時處理四個重疊應(yīng)答,計(jì)算所接收的每一個脈沖的到達(dá)方向,得到真實(shí)脈沖并且給出脈沖置信度.系統(tǒng)達(dá)到了預(yù)期的目的.該課題的另外一個重要意義是對傳統(tǒng)的二次監(jiān)視雷達(dá)應(yīng)答信號處理器進(jìn)行了改進(jìn),使單脈沖二次雷達(dá)系統(tǒng)的應(yīng)答處理能力在可靠性、穩(wěn)定性和系統(tǒng)精度三個方面有質(zhì)的飛躍.
標(biāo)簽： FPGA DSP 二次雷達(dá) 處理器
上傳時間： 2013-04-24
上傳用戶：gokk
卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點(diǎn)，被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素，在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式，對歐氏距離的計(jì)算方法進(jìn)行了簡化，以便于用硬件電路方式實(shí)現(xiàn)。 2.對ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式，和全并行的設(shè)計(jì)相比，在滿足譯碼速度的同時，節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優(yōu)化了系統(tǒng)的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個仿真平臺，采用Modelsim仿真器對設(shè)計(jì)進(jìn)行了功能仿真，結(jié)果完全正確。同時提出了一種在被測設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法，巧妙地利用了Matlab算法仿真程序的輸出結(jié)果，提高了追蹤錯誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過測試，最大運(yùn)行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較，比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價值。
標(biāo)簽： Viterbi FPGA 軟判決 譯碼器
上傳時間： 2013-07-23
上傳用戶：葉山豪
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
