內(nèi)部存儲器負責計算機系統(tǒng)內(nèi)部數(shù)據(jù)的中轉、存儲與讀取，作為計算機系統(tǒng)中必不可少的三大件之一，它對計算機系統(tǒng)性能至關重要。內(nèi)存可以說是CPU處理數(shù)據(jù)的“大倉庫”，所有經(jīng)過CPU處理的指令和數(shù)據(jù)都要經(jīng)過內(nèi)存?zhèn)鬟f到電腦其他配件上，因此內(nèi)存性能的好壞，直接影響到系統(tǒng)的穩(wěn)定性和運行性能。在當今的電子系統(tǒng)設計中，內(nèi)存被使用得越來越多，并且對內(nèi)存的要求越來越高。既要求內(nèi)存讀寫速度盡可能的快、容量盡可能的大，同時由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統(tǒng)性能的同時也能降低內(nèi)存產(chǎn)品的成本。面對這種趨勢，設計和實現(xiàn)大容量高速讀寫的內(nèi)存顯得尤為重要。因此，近年來內(nèi)存產(chǎn)品正經(jīng)歷著從小容量到大容量、從低速到高速的不斷變化，從技術上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進。和普通SDRAM的接口設計相比，DDR2 SDRAM存儲器在獲得大容量和高速率的同時，對存儲器的接口設計也提出了更高的要求，其接口設計復雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數(shù)據(jù)多路分解和時鐘轉換邏輯必須在FPGA核心邏輯中實現(xiàn)，設計者可能不得不對接口邏輯進行手工布線以確保臨界時序。而另一方面，不得不處理好與DDR2接口有關的時序問題（包括溫度和電壓補償）。要正確的實現(xiàn)DDR2接口需要非常細致的工作，并在提供設計靈活性的同時確保系統(tǒng)性能和可靠性。 本文對通過Xilinx的Spartan3 FPGA實現(xiàn)DDR2內(nèi)存接口的設計與實現(xiàn)進行了詳細闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、嚴整、執(zhí)行，并正確連接到FPGA上，經(jīng)過仔細仿真，然后在硬件中驗證，以確保存儲器接口系統(tǒng)的可靠性。
上傳時間： 2013-06-08
上傳用戶：fairy0212
區(qū)截裝置測速法是現(xiàn)代靶場中彈丸測速的普遍方法，測時儀作為區(qū)截裝置測速系統(tǒng)的主要組成部分，其性能直接影響彈丸測速的可靠性和精度。本文根據(jù)測時儀的發(fā)展現(xiàn)狀，按照設計要求，設計了一種基于單片機和FPGA的高精度智能測時儀，系統(tǒng)工作穩(wěn)定、操作方便、測時精度可達25ns。 本文詳細給出了系統(tǒng)的設計方案。該方案提出了一種在后端用單片機處理干擾信號的新方法，簡化了系統(tǒng)硬件電路的設計，提高了測時精度；提出了一種基于系統(tǒng)基準時間的測時方案，相對于傳統(tǒng)的測時方法，該方案為分析試驗過程提供了有效數(shù)據(jù)，進一步提高了系統(tǒng)工作的可靠性；給出了一種輸入信息處理的有效方法，保證了系統(tǒng)工作的穩(wěn)定性。 本文設計了系統(tǒng)FPGA邏輯電路，包括輸入信號的整形濾波、輸入信號的捕捉、時基模塊、異步時鐘域間數(shù)據(jù)傳遞、與單片機通信、單片機I/O總線擴展等；實現(xiàn)了系統(tǒng)單片機程序，包括單片機和。FPGA的數(shù)據(jù)交換、干擾信號排除和彈丸測速測頻算法的實現(xiàn)、LCD液晶菜單的設計和打印機的控制、FLASH的讀寫、上電后對FPGA的配置、與上位機的通信等；分析了系統(tǒng)的誤差因素，給出了系統(tǒng)的誤差和相對誤差的計算公式；通過實驗室模擬測試以及靶場現(xiàn)場測試，結果表明系統(tǒng)工作可靠、精度滿足設計要求、人機界面友好。
上傳時間： 2013-07-25
上傳用戶：pwcsoft
QFN SMT工藝設計指導.pdf 一、基本介紹 QFN（Quad Flat No Lead）是一種相對比較新的IC封裝形式，但由于其獨特的優(yōu)勢，其應用得到了快速的增長。QFN是一種無引腳封裝，它有利于降低引腳間的自感應系數(shù)，在高頻領域的應用優(yōu)勢明顯。QFN外觀呈正方形或矩形，大小接近于CSP，所以很薄很輕。元件底部具有與底面水平的焊端，在中央有一個大面積裸露焊端用來導熱，圍繞大焊端的外圍四周有實現(xiàn)電氣連接的I/O焊端，I/O焊端有兩種類型：一種只裸露出元件底部的一面，其它部分被封裝在元件內(nèi)；另一種焊端有裸露在元件側面的部分。 QFN采用周邊引腳方式使PCB布線更靈活，中央裸露的銅焊端提供了良好的導熱性能和電性能。這些特點使QFN在某些對體積、重量、熱性能、電性能要求高的電子產(chǎn)品中得到了重用。 由于QFN是一種較新的IC封裝形式，IPC-SM-782等PCB設計指南上都未包含相關內(nèi)容，本文可以幫助指導用戶進行QFN的焊盤設計和生產(chǎn)工藝設計。但需要說明的是本文只是提供一些基本知識供參考，用戶需要在實際生產(chǎn)中不斷積累經(jīng)驗，優(yōu)化焊盤設計和生產(chǎn)工藝設計方案，以取得令人滿意的焊接效果
上傳時間： 2013-04-24
上傳用戶：吳之波123
第一章 概述 1.1 AVR 單片機GCC 開發(fā)概述 1.2 一個簡單的例子 1.3 用MAKEFILE 管理項目 1.4 開發(fā)環(huán)境的配置 1.5 實驗板CA-M8 第二章 存儲器操作編程 2.1 AVR 單片機存儲器組織結構 2.2 I/O 寄存器操作 2.3 SRAM 內(nèi)變量的使用 2.4 在程序中訪問FLASH 程序存儲器 2.5 EEPROM 數(shù)據(jù)存儲器操作 2.6 avr-gcc 段結構與再定位 2.7 外部RAM 存儲器操作 2.8 堆應用 第三章 GCC C 編譯器的使用 3.1 編譯基礎 3.2 生成靜態(tài)連接庫 第四章 AVR 功能模塊應用實驗 4.1 中斷服務程序 4.2 定時器/計數(shù)器應用 4.3 看門狗應用 4.4 UART 應用 4.5 PWM 功能編程 4.6 模擬比較器 4.7 A/D 轉換模塊編程 4.8 數(shù)碼管顯示程序設計 4.9 鍵盤程序設計 4.10 蜂鳴器控制 第五章 使用C 語言標準I/O 流調(diào)試程序 5.1 avr-libc 標準I/O 流描述 5.2 利用標準I/0 流調(diào)試程序 5.3 最小化的格式化的打印函數(shù) 第六章 CA-M8 上實現(xiàn)AT89S52 編程器的實現(xiàn) 6.1 編程原理 6.2 LuckyProg2004 概述 6.3 AT989S52 isp 功能簡介 6.4 下位機程序設計 第七章 硬件TWI 端口編程 7.1 TWI 模塊概述 7.2 主控模式操作實時時鐘DS1307 7.3 兩個Mega8 間的TWI 通信 第八章 BootLoader 功能應用 8.1 BootLoader 功能介紹 8.2 avr-libc 對BootLoader 的支持 8.3 BootLoader 應用實例 8.4 基于LuckyProg2004 的BootLoader 程序 第九章 匯編語言支持 9.1 C 代碼中內(nèi)聯(lián)匯編程序 9.2 獨立的匯編語言支持 9.3 C 與匯編混合編程 第十章 C++語言支持
上傳時間： 2013-08-01
上傳用戶：飛翔的胸毛
在慣性導航系統(tǒng)中，捷聯(lián)式慣性導航系統(tǒng)以其體積小、成本低和可靠性高等優(yōu)點正逐步取代平臺式慣性導航系統(tǒng)，成為慣性導航系統(tǒng)的發(fā)展趨勢。 為了適應捷聯(lián)慣性導航系統(tǒng)小型化、低成本和高性能的發(fā)展方向，本文設計了DSP與FPGA相結合的系統(tǒng)方案：系統(tǒng)采用MEMS器件和高性能A/D轉換器構成慣性信號檢測單元，F(xiàn)PGA進行I/O控制，DSP完成導航計算。方案綜合考慮了系統(tǒng)成本、計算速度、精度、體積等各方面的因素，并通過GPS、磁航向計等信息融合進一步提高導航精度。 數(shù)據(jù)采集是捷聯(lián)慣導系統(tǒng)設計的關鍵，本文數(shù)據(jù)采集由信號調(diào)理、A/D轉換和。FPGA等幾部分組成。其中，F(xiàn)PGA是整個數(shù)據(jù)采集部分的核心，其主要功能包括：實現(xiàn)了ADC控制邏輯和時序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉換數(shù)據(jù)；擴展了UART串口，以實現(xiàn)系統(tǒng)的外部信息接口。在完成電路設計的基礎上，對各功能模塊進行了全面的半實物仿真，驗證了系統(tǒng)方案及各主要功能模塊的可行性。 論文簡述了慣性導航系統(tǒng)的應用背景及發(fā)展狀況，介紹了捷聯(lián)慣導系統(tǒng)的基本原理，設計了基于DSP/FPGA的捷聯(lián)慣導系統(tǒng)方案，實現(xiàn)了系統(tǒng)各部分硬件電路以及FPGA功能模塊，并通過搭建硬件驗證平臺和利用第三方仿真軟件，對傳感器的性能以及FPGA各功能模塊進行了較全面的驗證和仿真。結果表明：基于DSP/FPGA的捷聯(lián)慣導系統(tǒng)能夠滿足應用的要求，并在小型化、低成本和高性能等方面有一定的優(yōu)勢。
標簽： DSPFPGA 捷聯(lián) 慣性導航 系統(tǒng)設計
上傳時間： 2013-04-24
上傳用戶：1966640071
·注：以下資料由深圳英貝德公司提供。僅供學習參考。不要用作商業(yè)用途。我們不銷售這塊板，想購買的可以直接聯(lián)系深圳英貝德公司。 該板的功能比較豐富，帶USB與CAN功能。 配有一只簡易JTAG仿真器。電路圖： 開發(fā)板的電路圖（Protel格式及PDF格式） 簡易JTAG電路圖 本開發(fā)板涉及的IC的數(shù)據(jù)手冊：包括： at24c08.pdf AT91SAM7s64 Er
上傳時間： 2013-05-22
上傳用戶：cc111
·本書全面介紹了Linux的編程知識，包括Linux程序的調(diào)試、Shell編程、Linux的內(nèi)存管理、Linux的系統(tǒng)調(diào)用、標準I/O流、進程與進程調(diào)度、進程間通信、信號編程、Linux多線程編程、網(wǎng)絡編程、數(shù)據(jù)庫編程、圖形編程等。書中最后還介紹了近年來較為熱門的Linux國際化和本地化程序設計。 本書內(nèi)容豐富、深入淺出，每章內(nèi)容都含有大量編程實例，以加強讀者理解和提供給讀者使用。本書適合希望利用
上傳時間： 2013-08-05
上傳用戶：ommshaggar
·本書討論了操作系統(tǒng)中的基本概念和算法，并對大量實例(如Linux系統(tǒng))進行了研究。全書內(nèi)容共分七部分。第一部分概要解釋了操作系統(tǒng)是什么、做什么、是怎樣設計與構造的，也解釋了操作系統(tǒng)概念是如何發(fā)展起來的，操作系統(tǒng)的公共特性是什么。第二部分進程管理描述了作為現(xiàn)代操作系統(tǒng)核心的進程以及并發(fā)的概念。第三部分存儲管理描述了存儲管理的經(jīng)典結構與算法以及不同的存儲管理方案。第四部分I／O系統(tǒng)對I／O進行了深入的
標簽： 操作系統(tǒng) 翻譯
上傳時間： 2013-06-08
上傳用戶：mfhe2005
分析了單片機控制的氙燈系統(tǒng)中干擾的來源、控制回路中的干擾類型,介紹了此系統(tǒng)在電源、接地、I/O接口等環(huán)節(jié)上所采取的硬件措施,同時也給出了在軟件抗干擾所采用的軟件冗余、軟件陷阱、軟件看門狗等軟件抗干擾技術.給出將多種軟硬件抗干擾方法綜合應用的具體方法.實踐證明這些方法是有效的..
標簽： 單片機 控制系統(tǒng) 抗干擾設計
上傳時間： 2013-07-22
上傳用戶：koulian
·文件列表: SL-MEGA128 ..........\jtag_test ..........\.........\led_128.c ..........\.........\led_128.lis ..........\.........\led_128.o ..........\.........\led_128.s
上傳時間： 2013-04-24
上傳用戶：sclyutian
