隨著微電子技術和計算機技術的迅猛發展，尤其是現場可編程器件的出現，為滿足實時處理系統的要求，誕生了一種新穎靈活的技術——可重構技術。它采用實時電路重構技術，在運行時根據需要，動態改變系統的電路結構，從而使系統既有硬件優化所能達到的高速度和高效率，又能像軟件那樣靈活可變，易于升級，從而形成可重構系統。可重構系統的關鍵在于電路結構可以動態改變，這就需要有合適的可編程邏輯器件作為系統的核心部件來實現這一功能。 論文利用可重構技術和“FD-ARM7TDMLCSOC”實驗板的可編程資源實現了一個8位微程序控制的“實驗CPU”，將“實驗CPU”與實驗板上的ARMCPU構成雙內核CPU系統，并對雙內核CPU系統的工作方式和體系結構進行了初步研究。 首先，文章研究了8位微程序控制CPU的開發實現。通過設計實驗CPU的系統邏輯圖，來確定該CPU的指令系統，并給出指令的執行流程以及指令編碼。“實驗CPU”采用的是微程序控制器的方式來進行控制，因此進行了微程序控制器的設計，即微指令編碼的設計和微程序編碼的設計。為利用可編程資源實現該“實驗CPU”，需對“實驗CPU”進行VHDL描述。 其次，文章進行了“實驗CPU”綜合下載與開發。文章中使用“Synplicity733”作為綜合工具和“Fastchip3.0”作為開發工具。將“實驗CPU”的VHDL描述進行綜合以及下載，與實驗箱上的ARMCPU構成雙內核CPU，實現了基于可重構技術的雙內核CPU的系統。根據實驗板的具體環境，文章對雙內核CPU系統存在的關鍵問題，如“實驗CPU”的內存讀寫問題、微程序控制器的實現，以及“實驗CPU'’框架等進行了改進，并通過在開發工具中添加控制模塊和驅動程序來實現系統工作方式的控制。 最后，文章對雙核CPU系統進行了功能分析。經分析，該系統中兩個CPU內核均可正常運行指令、執行任務。利用實驗板上的ARMCPU監視用“實驗CPU”的工作情況，如模擬“實驗CPU”的內存，實現機器碼運行，通過串行口發送的指令來完成單步運行、連續運行、停止、“實驗CPU"指令文件傳送、“實驗CPU"內存修改、內存察看等工作，所有結果可顯示在超級終端上。該系統通過利用ARMCPU來監控可重構CPU，研究雙核CPU之間的通信，嘗試新的體系結構。
上傳時間： 2013-04-24
上傳用戶：royzhangsz
測試儀廣泛應用于國民經濟和國防建設的各個領域，是科研和生產不可或缺的重要裝備之一。其工作原理是由信號發生裝置向被測對象發送激勵信號，同時由信號采集與處理裝置通過傳感器采集被測對象的響應信號，并送到上位機進行數據分析和處理。本文研究采用靈活的現場可編程邏輯陣列FPGA為核心，協調整個儀器的運轉，并采用先進的USB總線技術，將信號發生、信號采集與處理有機地集成為一體的多功能測試儀。 本文的第一章介紹了測試儀及其研究應用現狀，根據儀器的成本、便攜性和通用性要求不斷提高的發展趨勢，提出了本課題的研究任務和關鍵技術； 第二章從硬件和軟件兩個方面討論了測試儀的總體設計方案，并且分別詳述了電源模塊、USB模塊、FPGA模塊、DSP模塊、A/D模塊、D/A模塊這六個功能模塊的硬件設計； 第三章討論了USB模塊相關的軟件設計，其中包含USB固件設計、驅動程序設計和客戶應用程序設計三個方面的內容，詳細論述了各部分軟件的架構和主要功能模塊的實現。 第四章討論了主控器FPGA的設計，是本文的核心部分。先從總體上介紹了FPGA的設計方案，然后從MCU模塊、信號采集模塊、信號發生模塊三部分具體描述了其實現方式。軟件設計上采用了模塊化的設計思想，使得結構清晰，可讀性強，易于進一步開發；并且靈活的使用了有限狀態機，大大提高了程序的穩定性和運行效率。 第五章介紹了DSP模塊的設計，討論了波形生成的原理及實現，并提出了與FPGA接口的方式。 第六章詳細描述了實驗的步驟和結果，分別從單通道采樣和多通道采樣兩方面實驗，驗證了儀器的性能和設計的可行性。
上傳時間： 2013-06-25
上傳用戶：moqi
QPSK是一種線性窄帶數字調制技術，具有頻譜利用率高、頻譜特性好、抗衰落性能強和可用非相干解調等特點。擴頻通信是從軍事通信中發展起來的一種高性能通信技術，具有抗干擾、抗多徑能力強和保密性好等優點，在移動通信和衛星通信中得到廣泛應用。所以將QPSK技術應用亍擴頻通信具有重要的工程意義。 本文對QPSK調制的擴頻系統的FPGA實現進行了研究。本文介紹了擴頻通信的原理及發展現狀，并對QPSK調制的原理進行了詳細闡述。本文設計的擴頻通信系統主要包括串并/并串轉換、差分編/解碼、DDS、擴頻/解擴、QPSK調制/解調等模塊，基于Altera公司的Quartus Ⅱ 4.1開發平臺對以上各模塊進行了設計和時序仿真.仿真結果證明：該系統能正確工作，完成了預定的目標。 本文設計的基于FPGA的擴頻通信系統具有集成度高、可軟件升級等優點，這為設計更高集成度和靈活性的通信系統提供了基礎。
上傳時間： 2013-06-19
上傳用戶：zzy7826
隨著印制電路板功能的日益增強，結構日趨復雜，系統中各個功能單元之間的連線間距越來越細密，基于探針的電路系統測試方法已經很難滿足現在的測試需要。邊界掃描測試(BST)技術通過將邊界掃描寄存器單元安插在集成電路內部的每個引腳上，相當于設置了施加激勵和觀測響應的內建虛擬探頭，通過該技術可以大大的提高數字系統的可觀測性和可控性，降低測試難度。針對這種測試需求，本文給出了基于FPGA的邊界掃描控制器設計方法。 完整的邊界掃描測試系統主要由測試控制部分和目標器件構成，其中測試控制部分由測試圖形、數據的生成與分析及邊界掃描控制器兩部分構成。而邊界掃描控制器是整個系統的核心，它主要實現JTAG協議的自動轉換，產生符合IEEE標準的邊界掃描測試總線信號，而邊界掃描測試系統工作性能主要取決與邊界掃描控制器的工作效率。因此，設計一個能夠快速、準確的完成JTAG協議轉換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術的基本原理入手，分析邊界掃描測試的物理基礎、邊界掃描的測試指令及與可測性設計相關的標準，提出了邊界掃描控制器的總體設計方案。其次，采用模塊化設計思想、VHDL語言描述來完成要實現的邊界掃描控制器的硬件設計。然后，利用自頂向下的驗證方法，在對控制器內功能模塊進行基于Testbench驗證的基礎上，利用嵌入式系統的設計思想，將所設計的邊界掃描控制器集成到SOPC中，構成了基于SOPC的邊界掃描測試系統。并且對SOPC系統進行軟硬件協同仿真，實現對邊界掃描控制器的功能驗證后將其應用到實際的測試電路當中。最后，在基于SignalTapⅡ硬件調試的基礎上，軟硬件結合對整個系統可行性進行了測試。從測試結果看，達到了預期的設計目標，該邊界掃描控制器的設計方案是正確可行的。 本文設計的邊界掃描控制器具有自主知識產權，可以與其他處理器結合構成完整的邊界掃描測試系統，并且為SOPC系統提供了一個很有實用價值的組件，具有很明顯的現實意義。
上傳時間： 2013-07-20
上傳用戶：hewenzhi
FPGA實現的任意波形發生器的設計FPGA實現的任意波形發生器的設計FPGA實現的任意波形發生器的設計
上傳時間： 2013-07-16
上傳用戶：木子葉1
·VC寫的對DTMF信號的識別程序文件列表: About.c about.h dtmffft.c DTMFFFT.exe DTMFFFT.rc fft.c fft.h Parameter.c Parameter.h readme.txt Regis
上傳時間： 2013-04-24
上傳用戶：caixiaoxu26
·源碼公開的MCS 51 單片機的宏匯編器 Macro Assembler of MCS MCS-51 micro controller Version 0.12 這是一個應屆生寫的習作 盡管這個軟件A51 還未完全達到滿意的效果不過與Keil 公司的A51 配合起來使用還是不錯的 公開源碼和文檔的目的是希望能夠給一些愛好者作為學習編譯原理和C 程序設計的靶子同時也希望有更多的熱心人參與修改源碼直至
上傳時間： 2013-07-23
上傳用戶：xjz632
·詳細說明：非常流行的C語言實現的G.729壓縮算法，很值得研究語音壓縮的開發者一看。-Implement the G.729 Speech Vocoder by C programming language, worth of studying for the developer of speech vocoder. 文件列表: g729 ....\acelp
上傳時間： 2013-05-22
上傳用戶：gaorxchina
·JPEG算法源代碼(包含JPEG的各種算法實現的VC++的源代碼)文件列表: JPEG-6A .......\ANSI2KNR.1 .......\ANSI2KNR.C .......\CDERROR.H .......\CDJPEG.C .......\CDJPEG.H .......\CHANGE
上傳時間： 2013-06-11
上傳用戶：亞亞娟娟123
·詳細說明：包含了從MPEG4的視頻解碼到H.264的視頻編碼部分的源代碼，不包括音頻部分的編解碼- Contained has decoded from the MPEG4 video frequency to the H.264 video frequency code partial sources code, partial did not arrange including the aud
上傳時間： 2013-04-24
上傳用戶：liaofamous
