基于FPGA的三相正弦信號(hào)發(fā)生器設(shè)計(jì).rar
基于FPGA的三相正弦信號(hào)發(fā)生器設(shè)計(jì).rar...
基于FPGA的三相正弦信號(hào)發(fā)生器設(shè)計(jì).rar...
實(shí)用1KHZ標(biāo)準(zhǔn)正弦信號(hào)發(fā)生電路-本電路簡(jiǎn)潔,信號(hào)失真度小。輸出電壓可調(diào)。已在功放測(cè)試儀上大批使用。...
制作一個(gè)正弦信號(hào)發(fā)生器的設(shè)計(jì):(1)正弦波輸出頻率范圍:1kHz~10MHz;(2)具有頻率設(shè)置功能,頻率步進(jìn):100Hz;(3)輸出信號(hào)頻率穩(wěn)定度:優(yōu)于10-2;(4)輸出電...
Verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊,DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波,頻率范圍為20Hz-5MHz,相位范圍為0°-359°,測(cè)量的數(shù)據(jù)通過(guò)引腳傳輸給單片機(jī),單片機(jī)進(jìn)行計(jì)算和顯示。...
VHDL寫的LMS算法程序。利用本地正弦信號(hào),根據(jù)LMS算法對(duì)輸入信號(hào)進(jìn)行跟蹤。用以產(chǎn)生和輸入信號(hào)同頻同相的本地信號(hào)。...