基于VHDL語言 智力搶答器的設(shè)計 本人的課程設(shè)計
標簽： VHDL 語言 搶答器
上傳時間： 2013-08-27
上傳用戶：CHINA526
基于cpld的hdb3編碼器\r\n
標簽： cpld hdb3 編碼器
上傳時間： 2013-08-29
上傳用戶：gxmm
介紹用FPGA設(shè)計實現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器
標簽： MIL-STD FPGA 1553 設(shè)計實現(xiàn)
上傳時間： 2013-08-30
上傳用戶：Amygdala
用Verilog實現(xiàn)基于FPGA的通用分頻器
標簽： Verilog FPGA 分頻器
上傳用戶：xingyuewubian
一種OFDM調(diào)制解調(diào)器的FPGA實現(xiàn)基于現(xiàn)代OFDM的書籍比較少
標簽： OFDM FPGA 調(diào)制解調(diào)器 書籍
上傳用戶：yzy6007
8051工作于11.0592MHZ,RAM擴展為128KB的628128,FlashRom擴展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(qū)(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(qū)(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內(nèi)建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
標簽： 128 FlashRom 8051 KB
上傳用戶：cainaifa
分頻器 FPGＡ程序設(shè)計 二分頻 對硬件設(shè)計有很大用處\r\n
標簽： FPG 分頻器 二分頻 程序設(shè)計
上傳時間： 2013-08-31
上傳用戶：lhc9102
本文：采用了FPGA方法來模擬高動態(tài)(Global Position System GPS)信號源中的C／A碼產(chǎn)生器。C／A碼在GPS中實現(xiàn)分址、衛(wèi)星信號粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進行仿真和綜合。
標簽： FPGA GPS 模擬 動態(tài)
上傳用戶：pwcsoft
基于fpga的JPEG編解碼器設(shè)計，采用流水線優(yōu)化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
標簽： fpga JPEG 編解碼器
上傳用戶：taa123456
用CPLD控制曼徹斯特編解碼器，很詳細的文字說明。
標簽： CPLD 控制 曼徹斯特 編解碼器
上傳時間： 2013-09-01
上傳用戶：xiaodu1124
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="2ysaq"></strike>
