為了提高語(yǔ)音信號(hào)端點(diǎn)檢測(cè)的準(zhǔn)確率，提出了改進(jìn)的端點(diǎn)檢測(cè)方法。該方法在傳統(tǒng)基于能量和過(guò)零率的端點(diǎn)檢測(cè)方法基礎(chǔ)上，加入第三道門(mén)限——近似熵，對(duì)信號(hào)進(jìn)行三級(jí)門(mén)限檢測(cè)。仿真實(shí)驗(yàn)表明，該方法比傳統(tǒng)方法更有效、更優(yōu)越，能夠比較準(zhǔn)確的檢測(cè)語(yǔ)音信號(hào)。
標(biāo)簽： 語(yǔ)音 端點(diǎn)檢測(cè) 方法研究
上傳時(shí)間： 2013-12-21
上傳用戶：ppeyou
The data plane of the reference design consists of a configurable multi-channel XBERT modulethat generates and checks high-speed serial data transmitted and received by the MGTs. Eachchannel in the XBERT module consists of two MGTs (MGTA and MGTB), which physicallyoccupy one MGT tile in the Virtex-4 FPGA. Each MGT has its own pattern checker, but bothMGTs in a channel share the same pattern generator. Each channel can load a differentpattern. The MGT serial rate depends on the reference clock frequency and the internal PMAdivider settings. The reference design can be scaled anywhere from one channel (two MGTs)to twelve channels (twenty-four MGTs).
標(biāo)簽： RocketIO Virtex XAPP 713
上傳時(shí)間： 2013-12-25
上傳用戶：jkhjkh1982
在集成電路內(nèi)建自測(cè)試的過(guò)程中，電路的測(cè)試功耗通常顯著高于正常模式產(chǎn)生的功耗，因此低功耗內(nèi)建自測(cè)試技術(shù)已成為當(dāng)前的一個(gè)研究熱點(diǎn)。為了減少被測(cè)電路內(nèi)部節(jié)點(diǎn)的開(kāi)關(guān)翻轉(zhuǎn)活動(dòng)率，研究了一種隨機(jī)單輸入跳變（Random Single Input Change，RSIC）測(cè)試向量生成器的設(shè)計(jì)方案，利用VHDL語(yǔ)言描述了內(nèi)建自測(cè)試結(jié)構(gòu)中的測(cè)試向量生成模塊，進(jìn)行了計(jì)算機(jī)模擬仿真并用FPGA（EP1C6Q240C8）加以硬件實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果證實(shí)了這種內(nèi)建自測(cè)試原理電路的正確性和有效性。
標(biāo)簽： 低功耗測(cè)試 矢量 生成技術(shù)
上傳時(shí)間： 2013-10-08
上傳用戶：llwap
LAB7000系列邏輯分析儀是一款緊湊、快速調(diào)試數(shù)字電路設(shè)計(jì)強(qiáng)有力的便攜式邏輯分析儀；高速的USB2.0接口、高端的FPGA、強(qiáng)大的ARM處理器等組成的嵌入式系統(tǒng)全方位智能控制；高速、高效、高性能，幫你輕松搞定問(wèn)題。LAB7000系列邏輯分析儀實(shí)現(xiàn)了業(yè)界領(lǐng)先的高帶寬、大容量的高速采集技術(shù)，采樣率從200M到1G不等，34通道每通道容量最高達(dá)128M；功能靈活強(qiáng)大，集邏輯分析儀、總線分析儀、協(xié)議分析儀、頻率計(jì)、邏輯筆等多種測(cè)量開(kāi)發(fā)儀器之大成于一身，適用于各種數(shù)字電路的開(kāi)發(fā)、測(cè)量、分析和調(diào)試工作，還為方便某些特殊的用戶提供定制插件服務(wù)，是電子研發(fā)、電子測(cè)量工程師、高校師生的科研開(kāi)發(fā)和教學(xué)的得力助手。
上傳時(shí)間： 2013-10-14
上傳用戶：pzw421125
【摘 要】目的探討嗅球成鞘細(xì)胞(OECs)在坐骨神經(jīng)損傷后促進(jìn)神經(jīng)功能恢復(fù)中的作用。方法SD大鼠30只隨機(jī)分成對(duì)照生理鹽水(SAL)組和實(shí)驗(yàn)(OECs)組,采用硅膠管套接大鼠切斷的坐骨神經(jīng),硅膠管內(nèi)對(duì)照組給予SAL,實(shí)驗(yàn)組給予培養(yǎng)成活的新生大鼠OECs懸液,分別于術(shù)后30或90天,應(yīng)用電生理檢測(cè)、HRP逆行示蹤法及軸突圖像分析檢測(cè)損傷的神經(jīng)在電傳導(dǎo)軸漿運(yùn)輸、髓鞘再生等方面的恢復(fù)情況?！〗Y(jié)果 術(shù)后30和90天,OECs組與SAL組比較:①OECs組損傷側(cè)下肢復(fù)合肌肉動(dòng)作電位(CMAP)的潛伏期(LAT)分別縮短了0160ms和0156ms;神經(jīng)傳導(dǎo)速度分別加快了6.42mös和5.36mös;波幅分別增加了3.92mv和5.84mv;②OECs組損傷側(cè)脊髓前角HRP陽(yáng)性細(xì)胞率分別增加了11.63%和25.01%;③OECs組坐骨神經(jīng)纖維數(shù)目分別增加了1047個(gè)ömm2和1422個(gè)ömm2;神經(jīng)髓鞘厚度分別增加了0.43Lm和0.63Lm?！〗Y(jié)論 嗅球成鞘細(xì)胞對(duì)周?chē)窠?jīng)損傷后的神經(jīng)功能恢復(fù)有積極的促進(jìn)作用。【關(guān)鍵詞】 周?chē)窠?jīng) 損傷 嗅球成鞘細(xì)胞 功能恢復(fù)
標(biāo)簽： 中的作用
上傳時(shí)間： 2013-11-07
上傳用戶：ifree2016
ISA總線概述 ISA總線: (Industry Standard Architecture:工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)）是IBM公司為PC/AT電腦而制定的總線標(biāo)準(zhǔn)，為16位體系結(jié)構(gòu)，只能支持16位的I/O設(shè)備，數(shù)據(jù)傳輸率大約是16MB/S。也稱為AT標(biāo)準(zhǔn)。開(kāi)始時(shí)PC機(jī)面向個(gè)人及辦公室，定義了8位的ISA總線結(jié)構(gòu)，對(duì)外公開(kāi)，成為標(biāo)準(zhǔn)（ISO ISA標(biāo)準(zhǔn)）。第三方開(kāi)發(fā)出許多ISA擴(kuò)充板卡，推動(dòng)了PC機(jī)的發(fā)展。1984年推出IBM-PC/AT系統(tǒng)，ISA從8位擴(kuò)充到16位，地址線從20條擴(kuò)充到24條。1988年，康柏、HP、NEC等9個(gè)廠商協(xié)同把ISA擴(kuò)展到32位，即EISA總線(Extended ISA)。
標(biāo)簽： ISA 104 PC 總線規(guī)范
上傳時(shí)間： 2013-10-16
上傳用戶：dajin
pcie基本概念及其工作原理介紹：PCI Express®（或稱PCIe®），是一項(xiàng)高性能、高帶寬，此標(biāo)準(zhǔn)由互連外圍設(shè)備專業(yè)組（PCI-SIG）制 訂，用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構(gòu)以及圖形加速端口（AGP）。 轉(zhuǎn)向PCIe主要是為了實(shí)現(xiàn)顯著增強(qiáng)系統(tǒng)吞吐量、擴(kuò)容性和靈活性的目標(biāo)，同時(shí)還要降低制造成本，而這 些都是基于總線的傳統(tǒng)互連標(biāo)準(zhǔn)所達(dá)不到的。PCI Express標(biāo)準(zhǔn)在設(shè)計(jì)時(shí)著眼于未來(lái)，并且能夠繼續(xù)演 進(jìn)，從而為系統(tǒng)提供更大的吞吐量。第一代PCIe規(guī)定的吞吐量是每秒2.5千兆比特（Gbps），第二代規(guī) 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0標(biāo)準(zhǔn)已經(jīng)支持8.0 Gbps的吞吐量。在PCIe標(biāo)準(zhǔn)繼續(xù)充分利 用最新技術(shù)來(lái)提供不斷加大的吞吐量的同時(shí)，采用分層協(xié)議也便于PCI向PCIe的演進(jìn)，并保持了與現(xiàn)有 PCI應(yīng)用的驅(qū)動(dòng)程序軟件兼容性。 雖然最初的目標(biāo)是計(jì)算機(jī)擴(kuò)展卡以及圖形卡，但PCIe目前也廣泛適用于涵蓋更廣的應(yīng)用門(mén)類，包括網(wǎng)絡(luò) 組建、通信、存儲(chǔ)、工業(yè)電子設(shè)備和消費(fèi)類電子產(chǎn)品。 本白皮書(shū)的目的在于幫助讀者進(jìn)一步了解PCI Express以及成功PCIe成功應(yīng)用。 PCI Express基本工作原理 拓?fù)浣Y(jié)構(gòu) 本節(jié)介紹了PCIe協(xié)議的基本工作原理以及當(dāng)今系統(tǒng)中實(shí)現(xiàn)和支持PCIe協(xié)議所需要的各個(gè)組成部分。本節(jié) 的目標(biāo)在于提供PCIe的相關(guān)工作知識(shí)，并未涉及到PCIe協(xié)議的具體復(fù)雜性。 PCIe的優(yōu)勢(shì)就在于降低了復(fù)雜度所帶來(lái)的成本。PCIe屬于一種基于數(shù)據(jù)包的串行連接協(xié)議，它的復(fù)雜度 估計(jì)在PCI并行總線的10倍以上。之所以有這樣的復(fù)雜度，部分是由于對(duì)以千兆級(jí)的速度進(jìn)行并行至串 行的數(shù)據(jù)轉(zhuǎn)換的需要，部分是由于向基于數(shù)據(jù)包實(shí)現(xiàn)方案的轉(zhuǎn)移。 PCIe保留了PCI的基本載入-存儲(chǔ)體系架構(gòu)，包括支持以前由PCI-X標(biāo)準(zhǔn)加入的分割事務(wù)處理特性。此 外，PCIe引入了一系列低階消息傳遞基元來(lái)管理鏈路（例如鏈路級(jí)流量控制），以仿真?zhèn)鹘y(tǒng)并行總線的 邊帶信號(hào)，并用于提供更高水平的健壯性和功能性。此規(guī)格定義了許多既支持當(dāng)今需要又支持未來(lái)擴(kuò)展 的特性，同時(shí)還保持了與PCI軟件驅(qū)動(dòng)程序的兼容性。PCI Express的先進(jìn)特性包括：自主功率管理； 先進(jìn)錯(cuò)誤報(bào)告；通過(guò)端對(duì)端循環(huán)冗余校驗(yàn)（ECRC）實(shí)現(xiàn)的端對(duì)端可靠性，支持熱插拔；以及服務(wù)質(zhì)量（QoS）流量分級(jí)。
標(biāo)簽： pcie_cn pcie 基本概念 工作原理
上傳時(shí)間： 2013-11-29
上傳用戶：zw380105939
在研究磁盤(pán)接口功能和現(xiàn)有磁盤(pán)接口設(shè)計(jì)的基礎(chǔ)上，提出了一種帶四級(jí)流水的磁盤(pán)接口設(shè)計(jì)模型，并對(duì)該模型實(shí)現(xiàn)過(guò)程中的模塊間通信問(wèn)題和模塊間緩沖管理問(wèn)題進(jìn)行了相應(yīng)的分析和設(shè)計(jì)。通過(guò)FPGA仿真與實(shí)驗(yàn)結(jié)果表明，在各種情況下，磁盤(pán)接口的吞吐率都有提高，在高寫(xiě)請(qǐng)求率和重負(fù)載兩種情況下尤為顯著。
標(biāo)簽： RAID 控制器 接口控制器 磁盤(pán)
上傳時(shí)間： 2013-10-15
上傳用戶：源碼3
DEll016是一種可支持ARINCA-29總線協(xié)議的串行接收、發(fā)送器件。介紹了一種基于DEll016的ARINCA29通信接口的設(shè)計(jì)方法，設(shè)計(jì)了一種基于DSP處理器的429總線轉(zhuǎn)換接口電路，并給出了DEll016的數(shù)據(jù)收發(fā)過(guò)程；軟件方面采用嵌入式實(shí)時(shí)操作系統(tǒng)DSP／BIOS為平臺(tái)．重點(diǎn)介紹了軟件驅(qū)動(dòng)程序的編寫(xiě)。關(guān)鍵詞：DSP／BIOS；ARINC429總線；DEll016 航空電子綜合系統(tǒng)是將航空電子設(shè)備通過(guò)總線綜合成一個(gè)分布式通信系統(tǒng)，各個(gè)獨(dú)立的分系統(tǒng)都是由計(jì)算機(jī)來(lái)完成數(shù)據(jù)的采集、計(jì)算、處理和通信的。數(shù)據(jù)總線被稱為現(xiàn)代航空電子系統(tǒng)的“骨架”。ARlNc429是航空電子系統(tǒng)之間最常用的通信總線⋯之一。它符合航空電子設(shè)備數(shù)字?jǐn)?shù)據(jù)傳輸標(biāo)準(zhǔn)。要在計(jì)算機(jī)上實(shí)現(xiàn)ARINC429總線數(shù)據(jù)的接收和發(fā)送，必須實(shí)現(xiàn)429總線與計(jì)算機(jī)總線之間的數(shù)據(jù)傳輸。本文提出了一種以DSP芯片TMS320F2812【2t51為控制核心，以嵌入式系統(tǒng)DsP／BIOS為平臺(tái)的ARINC 429總線接口的設(shè)計(jì)方案。 ARINC429是一種廣泛應(yīng)用于民用和軍用飛機(jī)的串行數(shù)據(jù)總線結(jié)構(gòu)，是一種單向廣播式數(shù)據(jù)總線，通訊介質(zhì)采用的是雙絞屏蔽線，通信采用雙極性歸零制的三態(tài)碼調(diào)制方式，基本信息單元是由32位構(gòu)成的一個(gè)數(shù)據(jù)字。數(shù)據(jù)傳輸采用廣播傳輸原理，按開(kāi)環(huán)進(jìn)行傳輸，傳輸速率有兩種：高速傳輸率為lOOkbps±1％，低速傳輸率為12～14．5kbps 4-l％。奇偶校驗(yàn)位作為每個(gè)數(shù)字的一部分進(jìn)行傳輸，允許接收器完成簡(jiǎn)單的誤差校驗(yàn)。該總線具有抗干擾能力強(qiáng)、連線簡(jiǎn)單、可靠性高、數(shù)據(jù)資源豐富、數(shù)據(jù)精度高等優(yōu)點(diǎn)。絕大多數(shù)的現(xiàn)役民用飛機(jī)，如波音系列飛機(jī)、歐洲空中客車(chē)等機(jī)種，其航空電子設(shè)備系統(tǒng)間的信息交換采用的就是ARINCA29串行總線標(biāo)準(zhǔn)。
上傳時(shí)間： 2013-11-17
上傳用戶：瀟湘書(shū)客
介紹了LVDS 接口的原理和優(yōu)點(diǎn)，接口機(jī)的硬件組成以及在設(shè)計(jì)LVDS 接口時(shí)需注意的事項(xiàng)。關(guān)鍵詞 LVDS；數(shù)據(jù)傳輸；時(shí)序 當(dāng)聲吶在海洋中執(zhí)行任務(wù)時(shí)，前置預(yù)處理機(jī)設(shè)備接收到的數(shù)據(jù)不僅需要送往數(shù)字信號(hào)處理機(jī)進(jìn)行實(shí)時(shí)分析，還經(jīng)常需要使用數(shù)據(jù)記錄儀將海上各種復(fù)雜的信號(hào)數(shù)據(jù)記錄下來(lái)以供事后分析研究；在數(shù)據(jù)分析時(shí)需要將數(shù)據(jù)記錄儀中記錄的數(shù)據(jù)在聲吶設(shè)備上回放出來(lái)。由于聲吶設(shè)備記錄的數(shù)據(jù)量大，在實(shí)時(shí)記錄和回放過(guò)程中需要很高的數(shù)據(jù)吞吐率，這就要求在前置預(yù)處理機(jī)、數(shù)字信號(hào)處理機(jī)和數(shù)據(jù)記錄儀三者之間建立一個(gè)高速、可靠、有效的傳輸接口。本文的任務(wù)即是要設(shè)計(jì)這樣一個(gè)數(shù)據(jù)傳輸接口，可以將前置預(yù)處理機(jī)的多通道模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，同時(shí)傳輸給數(shù)字信號(hào)處理機(jī)和數(shù)據(jù)記錄儀，也可將數(shù)據(jù)記錄儀回放的數(shù)據(jù)轉(zhuǎn)送數(shù)字信號(hào)處理機(jī)。
標(biāo)簽： LVDS 傳輸 接口設(shè)計(jì)
上傳時(shí)間： 2013-10-14
上傳用戶：Zxcvbnm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
