《計(jì)算中的上帝》——羅伯特·索耶自認(rèn)創(chuàng)作水平最好的科幻小說，確實(shí)，這是我看過的最好的科幻小說。
標(biāo)簽： 計(jì)算
上傳時(shí)間： 2013-04-24
上傳用戶：671145514
FPGA中嵌中高級(jí)課件,非常有用的課件，對(duì)于新手和老手都有很大的幫助！希望大家看了以后能夠大大的提高自己的水平！
標(biāo)簽： FPGA
上傳時(shí)間： 2013-08-15
上傳用戶：xdqm
在數(shù)字電路的設(shè)計(jì)中，時(shí)序設(shè)計(jì)是一個(gè)系統(tǒng)性能的主要標(biāo)志，在高層次設(shè)計(jì)方法中，對(duì)時(shí)序控制的抽象度也相應(yīng)提高，因此在設(shè)計(jì)中較難把握，但在理解RTL電路時(shí)序模型的基礎(chǔ)上，采用合理的設(shè)計(jì)方法在設(shè)計(jì)復(fù)雜數(shù)字系統(tǒng)是行之有效的，通過許多設(shè)計(jì)實(shí)例證明采用這種方式可以使電路的后仿真通過率大大提高，并且系統(tǒng)的工作頻率可以達(dá)到一個(gè)較高水平
標(biāo)簽： 數(shù)字電路
上傳時(shí)間： 2013-08-18
上傳用戶：nairui21
盡管頻率合成技術(shù)已經(jīng)經(jīng)歷了大半個(gè)世紀(jì)的發(fā)展史，但直到今天，人們對(duì)\\r\\n它的研究仍然在繼續(xù)?，F(xiàn)在，我們可以開發(fā)出輸出頻率高達(dá)IG的DDS系統(tǒng)，\\r\\n武漢理工大學(xué)碩士學(xué)位論文\\r\\n已能滿足絕大多數(shù)頻率源的要求，集成DDS產(chǎn)品的信噪比也可達(dá)到75dB以上，\\r\\n已達(dá)到鎖相頻率合成的一般水平。電子技術(shù)的發(fā)展己進(jìn)入數(shù)字時(shí)代，模擬信號(hào)\\r\\n數(shù)字化的方法也是目前一個(gè)熱門研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領(lǐng)域的應(yīng)用越來越廣泛。本次設(shè)計(jì)完成了軟件仿真和硬件實(shí)現(xiàn)，對(duì)設(shè)計(jì)原
標(biāo)簽： FPGA 頻率合成 軟硬件設(shè)計(jì)
上傳時(shí)間： 2013-08-21
上傳用戶：asdkin
西安大唐電訊的經(jīng)典內(nèi)部培訓(xùn)資料，寫的很有水平，希望大家能從中領(lǐng)悟點(diǎn)東西
標(biāo)簽： 大唐 內(nèi)部培訓(xùn)資料
上傳時(shí)間： 2013-08-26
上傳用戶：450976175
DDS在現(xiàn)在運(yùn)用月來越廣泛，在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相位連續(xù)性、正交輸出、高分辨力以及集成化等方面都遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。利用DDS技術(shù)可以很方便地實(shí)現(xiàn)多種信號(hào)。在FPGA上實(shí)現(xiàn)的DDS
標(biāo)簽： DDS
上傳時(shí)間： 2013-09-05
上傳用戶：qwer0574
很多網(wǎng)友渴望自己設(shè)計(jì)電路原理圖（SCH）、電路板（PCB），同時(shí)希望從原始SCH到PCB自動(dòng)布線、再到成品PCB電路板的設(shè)計(jì)周期可以縮短到1天以內(nèi)！是不是不可能呢？當(dāng)然不是，因?yàn)楝F(xiàn)在的EDA軟件已經(jīng)達(dá)到了幾乎無所不能的地步！由于電子很重實(shí)踐，可以說，不曾親自設(shè)計(jì)過PCB電路板的電子工程師，幾乎是不可想象的。 很多電子愛好者都有過學(xué)習(xí)PROTEL的經(jīng)歷，本人也是一樣，摸索的學(xué)習(xí)，耐心的體會(huì)，充分的體會(huì)什么是成功之母。不希望大家把不必要的時(shí)間浪費(fèi)在學(xué)習(xí)PROTEL的初期操作上，在這里做這個(gè)教程是為了給渴望快速了解和操作PROTEL的初學(xué)者們一個(gè)走捷徑的機(jī)會(huì)，教程大家都可以看到，可以省走很多不必要的彎路及快速建立信心，網(wǎng)絡(luò)的魅力之一就在于學(xué)習(xí)的效率很高。由于本人的水平很有限，所以教程做的比較淺，就是教大家：1.畫畫簡(jiǎn)單的原理圖（SCH）2.學(xué)會(huì)創(chuàng)建SCH零件 2.把原理圖轉(zhuǎn)換成電路板（PCB） 3.對(duì)PCB進(jìn)行自動(dòng)布線 4.學(xué)會(huì)創(chuàng)建PCB零件庫(kù) 5.學(xué)會(huì)一些常用的PCB高級(jí)技巧。鑒于此，如果您這方面已經(jīng)是水平很高的專業(yè)人士，無需看此教程。 同時(shí)也愿這些簡(jiǎn)單的圖片教程可以使大家在今后的電子電路設(shè)計(jì)之路上所向披靡。 關(guān)于教程涉及軟件版本：此教程采用的樣板軟件是PROTEL99SE漢化版，99SE是PROTEL家族中目前最穩(wěn)定的版本，功能強(qiáng)大。采用了*.DDB數(shù)據(jù)庫(kù)格式保存文件，所有同一工程相關(guān)的SCH、PCB等文件都可以在同一*.DDB數(shù)據(jù)庫(kù)中并存，非?？茖W(xué)，利于集體開發(fā)和文件的有效管理。還有一個(gè)優(yōu)點(diǎn)就是自動(dòng)布線引擎很強(qiáng)大。在雙面板的前提下，可以在很短的時(shí)間內(nèi)自動(dòng)布通任何的超復(fù)雜線路！ 關(guān)于軟件的語言：采用的是主菜單漢化版，有少量的深層對(duì)話框是英文的，重要的細(xì)節(jié)部分都在教程中作了中文注釋，希望大家不要對(duì)少量的英文抱有恐懼的心理，敢于勝利是學(xué)習(xí)的一個(gè)前提。再就是不要太急于求成，有一顆平常心可以避免欲速則不達(dá)的問題。我可以向大家保證，等大家學(xué)會(huì)了自動(dòng)布線，就會(huì)對(duì)設(shè)計(jì)PCB信心百倍。 5天（每天2小時(shí)），你就可以搞定PROTEL99SE的常規(guī)操作了。
上傳時(shí)間： 2013-11-18
上傳用戶：wpwpwlxwlx
產(chǎn)品設(shè)計(jì)越來越趨向小型化，功能多樣化，并對(duì) SI，EMC 設(shè)計(jì)要求更為苛刻（如產(chǎn)品需認(rèn)證SISPR16 CALSS B），根據(jù)單板的電源、地的種類、信號(hào)密度、板級(jí)工作頻率、有特殊布線要求的信號(hào)數(shù)量，適當(dāng)增加地平面是PCB 的EMC 設(shè)計(jì)的殺手锏之一。單面板，雙面板已不能夠滿足復(fù)雜PCB 的設(shè)計(jì)要求，本文以四層板舉例，講述四層板的設(shè)置和相關(guān)的一些設(shè)計(jì)技巧，文中的有些觀點(diǎn)，建議因?yàn)樗接邢蓿e(cuò)誤之處在所難免，還望大家不斷批評(píng)、指正。
上傳時(shí)間： 2013-10-17
上傳用戶：龍飛艇
這篇文章討論了不同HDL代碼的編寫方式，對(duì)綜合結(jié)果的影響。閱讀本文對(duì)深入了解綜合工具和提高HDL的編寫水平有不少幫助，原文時(shí)針對(duì)Synopsys的綜合軟件論述的，但對(duì)所有綜合軟件，都有普遍的借鑒意義
標(biāo)簽： Synthesis Coding Styles Guide
上傳時(shí)間： 2014-12-23
上傳用戶：huql11633
EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計(jì)算機(jī)技術(shù)的日益成熟，電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計(jì)應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計(jì)思想，允許設(shè)計(jì)人員能夠從系統(tǒng)功能級(jí)或電路功能級(jí)進(jìn)行產(chǎn)品或芯片的設(shè)計(jì)，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計(jì)項(xiàng)目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來，EDA電路設(shè)計(jì)技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個(gè)趨勢(shì)： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計(jì)的抽象層次越來越高，而產(chǎn)品的研發(fā)時(shí)限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計(jì)、功能分，到具體的邏輯綜合、仿真測(cè)試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗(yàn)證和修改，單靠個(gè)人力量無法完成。IC芯片的開發(fā)已經(jīng)實(shí)行多人分組協(xié)作。由此可見，如何提高設(shè)計(jì)的抽象層次，在較短時(shí)間內(nèi)設(shè)計(jì)出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計(jì)下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問題。
上傳時(shí)間： 2013-11-10
上傳用戶：yan2267246
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<kbd id="jxdli"></kbd>