近年來微光、紅外、X光圖像傳感器在軍事、科研、工農(nóng)業(yè)生產(chǎn)、醫(yī)療衛(wèi)生等領(lǐng)域的應(yīng)用越來越為廣泛，但由于這些成像器件自身的物理缺陷，視覺效果很不理想，往往需要對圖像進(jìn)行適當(dāng)?shù)奶幚恚缘玫竭m合人眼觀察或機(jī)器識別的圖像。因此，市場急需大量高效的實(shí)時圖像處理器能夠在傳感器后端對這類圖像進(jìn)行處理。而FPGA的出現(xiàn)，恰恰解決了這個問題。 近十年來，隨著FPGA(現(xiàn)場可編程門陣列)技術(shù)的突飛猛進(jìn)，F(xiàn)PGA也逐漸進(jìn)入數(shù)字信號處理領(lǐng)域，尤其在實(shí)時圖像處理方面。Xilinx的研究表明，在2000年主要用于DSP應(yīng)用的FPGA的發(fā)貨量，增長了50％；而常規(guī)的DSP大約增長了40％。由于FPGA可無比擬的并行處理能力，使得FPGA在圖像處理領(lǐng)域的應(yīng)用持續(xù)上升，國內(nèi)外，越來越多的實(shí)時圖像處理應(yīng)用都轉(zhuǎn)向了FPGA平臺。與PDSP相比，F(xiàn)PGA將在未來統(tǒng)治更多前端(如傳感器)應(yīng)用，而PDSP將會側(cè)重于復(fù)雜算法的應(yīng)用領(lǐng)域。可以說，F(xiàn)PGA是數(shù)字信號處理的一次重大變革。 算法是圖像處理應(yīng)用的靈魂，是硬件得以發(fā)揮其強(qiáng)大功能的根本。”共軛變換”圖像處理方法是一種新型的圖像處理算法，由鄭智捷博士上個世紀(jì)90年代初提出。這種算法使用基元形狀(meta-shape)技術(shù)，而這種技術(shù)的特征正好具備幾何與拓?fù)涞碾p重特性，使得大量不同的基于形態(tài)的灰度圖像處理濾波器可用這種方法實(shí)現(xiàn)。該種算法在空域進(jìn)行圖像處理，無需進(jìn)行大量復(fù)雜的算術(shù)運(yùn)算，算法簡單、快速、高效，易于硬件實(shí)現(xiàn)。通過十多年來的實(shí)驗(yàn)與實(shí)踐證明，在微光圖像，紅外圖像，X光圖像處理領(lǐng)域，”共軛變換”圖像處理方法確實(shí)有其獨(dú)特的優(yōu)異性能。本篇論文就針對”共軛變換”圖像處理方法在微光圖像處理領(lǐng)域的應(yīng)用，就如何在FPGA上實(shí)現(xiàn)”共軛變換”圖像處理方法展開研究。首先在Matlab環(huán)境下，對常用的圖像增強(qiáng)算法和”共軛變換”圖像處理方法進(jìn)行了比較，并且在設(shè)計(jì)制作“FPGA視頻處理開發(fā)平臺”的基礎(chǔ)上，用VHDL實(shí)現(xiàn)了”共軛變換”圖像處理方法的基本內(nèi)核并進(jìn)行了算法的硬件實(shí)現(xiàn)與效果驗(yàn)證。此外，本文還詳細(xì)地討論了視頻流的采集及其編碼解碼問題以及I2C總線的FPGA實(shí)現(xiàn)。
上傳時間： 2013-04-24
上傳用戶：CHENKAI
本文簡單介紹了脈沖式激光測距原理、相位式激光測距的原理及相位測量技術(shù)。根據(jù)課題的要求，給出了電路系統(tǒng)設(shè)計(jì)方案，選擇了合適測相系統(tǒng)電路參數(shù)，分析了調(diào)制波的噪聲對系統(tǒng)的影響，計(jì)算出能滿足系統(tǒng)精度要求的最低信噪比，對偶然誤差、信號變化幅度大小、零點(diǎn)漂移和電路的相位延遲等原因引起的測量誤差，提出了具體的解決措施，這些措施提高了數(shù)字檢相電路的測相精度和穩(wěn)定性。 根據(jù)電路系統(tǒng)設(shè)計(jì)方案，著重對混頻電路、整形電路和自動數(shù)字檢相電路進(jìn)行了較為深入的分析與討論，其中自動數(shù)字檢相電路采用大規(guī)模可編程邏輯器件FPGA實(shí)現(xiàn)。 文中述敘了利用FPGA實(shí)現(xiàn)自動數(shù)字檢相的原理及方法步驟，分析了FPGA實(shí)現(xiàn)鑒相功能的可靠性。根據(jù)設(shè)計(jì)要求，選擇合適的FPGA邏輯器件和配置器件，使用QuartusⅡ軟件開發(fā)可編程邏輯器件及VHDL編程，給出了用QuartusⅡ軟件進(jìn)行數(shù)字檢相測量的系統(tǒng)仿真結(jié)果和混頻電路、比較電路、數(shù)字檢相電路的實(shí)驗(yàn)結(jié)果，對在沒有零角度位置標(biāo)志信號和沒有允許計(jì)數(shù)標(biāo)志信號條件下的實(shí)驗(yàn)結(jié)果的精度進(jìn)行了分析。根據(jù)誤差結(jié)果分析，提出了下一步研究改進(jìn)的措施和思路。
標(biāo)簽： FPGA 相位 激光測距 信號處理技術(shù)
上傳時間： 2013-04-24
上傳用戶：yare
作者研究了當(dāng)前流行的縮放算法，對圖像紋理相關(guān)性大小和邊緣方向的判斷上提出了一種新的方法，并在此基礎(chǔ)上發(fā)展了一套適用于數(shù)字視頻芯片的圖像縮放算法。仿真結(jié)果表明此算法由優(yōu)于目前流行的圖像縮放算法。 介紹了FPGA的開發(fā)工作大致可以分為設(shè)計(jì)和驗(yàn)證兩大部分，在具體開發(fā)流程上可以根據(jù)要求靈活控制。縮放芯片的開發(fā)可以分為：芯片結(jié)構(gòu)設(shè)計(jì)、時鐘系統(tǒng)設(shè)計(jì)、存儲器讀寫控制、IP核復(fù)用設(shè)計(jì)、計(jì)算精度控制等方面的電路設(shè)計(jì)。在設(shè)計(jì)完成各級子模塊以后拼接各子模快完成整個縮放模塊的設(shè)計(jì)。通過測試發(fā)現(xiàn)設(shè)計(jì)中存在的缺陷，修改再測試，最終完成整個模塊的設(shè)計(jì)。
上傳時間： 2013-05-31
上傳用戶：tdyoung
本文簡單介紹了脈沖式激光測距原理、相位式激光測距的原理及相位測量技術(shù)。根據(jù)課題的要求，給出了電路系統(tǒng)設(shè)計(jì)方案，選擇了合適測相系統(tǒng)電路參數(shù)，分析了調(diào)制波的噪聲對系統(tǒng)的影響，計(jì)算出能滿足系統(tǒng)精度要求的最低信噪比，對偶然誤差、信號變化幅度大小、零點(diǎn)漂移和電路的相位延遲等原因引起的測量誤差，提出了具體的解決措施，這些措施提高了數(shù)字檢相電路的測相精度和穩(wěn)定性。 根據(jù)電路系統(tǒng)設(shè)計(jì)方案，著重對混頻電路、整形電路和自動數(shù)字檢相電路進(jìn)行了較為深入的分析與討論，其中自動數(shù)字檢相電路采用大規(guī)模可編程邏輯器件FPGA實(shí)現(xiàn)。 文中述敘了利用FPGA實(shí)現(xiàn)自動數(shù)字檢相的原理及方法步驟，分析了FPGA實(shí)現(xiàn)鑒相功能的可靠性。根據(jù)設(shè)計(jì)要求，選擇合適的FPGA邏輯器件和配置器件，使用QuartusⅡ軟件開發(fā)可編程邏輯器件及VHDL編程，給出了用QuartusⅡ軟件進(jìn)行數(shù)字檢相測量的系統(tǒng)仿真結(jié)果和混頻電路、比較電路、數(shù)字檢相電路的實(shí)驗(yàn)結(jié)果，對在沒有零角度位置標(biāo)志信號和沒有允許計(jì)數(shù)標(biāo)志信號條件下的實(shí)驗(yàn)結(jié)果的精度進(jìn)行了分析。根據(jù)誤差結(jié)果分析，提出了下一步研究改進(jìn)的措施和思路。
標(biāo)簽： FPGA 相位 激光測距 信號處理技術(shù)
上傳時間： 2013-07-25
上傳用戶：天涯
目前在各行各業(yè)中應(yīng)用種類繁多的測量儀器隨著儀器性能指標(biāo)要求的逐漸提升以及功能的不斷拓展，對儀器控制系統(tǒng)的實(shí)時性和集成化程度等性能的要求也越來越高。目前發(fā)展的趨勢是開放式、集成度向芯片級靠攏的高實(shí)時性儀器。針對目前傳統(tǒng)的系統(tǒng)設(shè)計(jì)存在著功能簡單、速度慢、實(shí)時性差、對數(shù)據(jù)的再加工處理能力極為有限等問題，本文根據(jù)課題需要提出了一種基于ARM+FPGA架構(gòu)的高速實(shí)時數(shù)據(jù)采集嵌入式系統(tǒng)方案，應(yīng)用在小功率半導(dǎo)體測量儀器上。方案采用三星S3C2410的ARM處理器進(jìn)行管理控制，處理數(shù)據(jù)，界面顯示；Altera公司的Cyclone系列的1C12 FPGA器件用來進(jìn)行高速數(shù)據(jù)采集，提高了系統(tǒng)的實(shí)時性和集成化程度。 本文首先給出了ARM+FPGA架構(gòu)的總體設(shè)計(jì)。硬件方面，簡要討論了ARM處理器的特點(diǎn)和優(yōu)勢，F(xiàn)PGA在高速采集和并行性上的優(yōu)勢，給出了硬件的總體結(jié)構(gòu)和主要部件及相關(guān)接口。軟件方面，研究了基于嵌入式Linux的嵌入式系統(tǒng)的構(gòu)建和BootLoader的啟動以及內(nèi)核和根文件系統(tǒng)的結(jié)構(gòu)，構(gòu)建了嵌入式Linux系統(tǒng)包括建立交叉開發(fā)環(huán)境，修改移植BootLoader和裁減移植Linux內(nèi)核，并且根據(jù)課題實(shí)際需要精簡建立了根文件系統(tǒng)。 為了滿足測量儀器的實(shí)時性，設(shè)計(jì)了ARM與FPGA的高速數(shù)據(jù)采集接口。進(jìn)行了FPGA內(nèi)部與ARM接口相關(guān)部分的硬件電路設(shè)計(jì)；通過分析ARM與FPGA內(nèi)部時序的差異，針對ARM與FPGA內(nèi)部FIFO時序不匹配的問題，解決了測量儀器中高速數(shù)據(jù)采集與處理速度不匹配的問題。接著，通過研究Linux設(shè)備驅(qū)動基本原理和驅(qū)動程序的開發(fā)過程，設(shè)計(jì)了Linux下的FPGA數(shù)據(jù)采集接口驅(qū)動程序，并且實(shí)現(xiàn)了中斷傳輸。使得FPGA芯片通過高效可靠的驅(qū)動程序可以很好的與ARM進(jìn)行通訊。 最后為了方便用戶操作，進(jìn)行了人機(jī)交互系統(tǒng)的設(shè)計(jì)。為了降低成本和提高實(shí)用性利用FPGA芯片剩余的資源實(shí)現(xiàn)了對PS/2鍵盤鼠標(biāo)接口的控制，應(yīng)用到系統(tǒng)中，大大提高了人機(jī)交互能力；通過比較分析目前比較流行的幾種嵌入式GUI圖形設(shè)計(jì)工具的優(yōu)缺點(diǎn)，結(jié)合課題的實(shí)際情況選擇了MiniGUI作為課題圖形界面的開發(fā)。根據(jù)具體要求設(shè)計(jì)了適合測量儀器方面上使用的人機(jī)交互界面，并且移植到了ARM平臺上，給測量儀器的使用提供了更好的交互操作。 本課題完成了嵌入式Linux開發(fā)環(huán)境的建立，針對課題實(shí)際硬件電路設(shè)計(jì)修改移植了bootloader，裁減移植了內(nèi)核以及根文件系統(tǒng)的建立；設(shè)計(jì)了FPGA內(nèi)部硬件電路，解決了接口中ARM與FPGA時序不匹配的問題，實(shí)現(xiàn)了ARM與FPGA之間的高速數(shù)據(jù)采集；設(shè)計(jì)了高速采集接口在嵌入式Linux下的驅(qū)動程序以及中斷傳輸和應(yīng)用程序；合理設(shè)計(jì)了適合測量儀器使用的人機(jī)交互界面，并巧妙設(shè)計(jì)了PS/2鍵盤鼠標(biāo)接口，進(jìn)一步提高了交互操作。
標(biāo)簽： ARMFPGA 嵌入式系統(tǒng)設(shè)計(jì) 測量儀器
上傳時間： 2013-06-21
上傳用戶：01010101
隨著計(jì)算機(jī)技術(shù)的發(fā)展，嵌入式系統(tǒng)已成為計(jì)算機(jī)領(lǐng)域的一個重要組成部分。本文用嵌入式系統(tǒng)構(gòu)建了一個電力機(jī)車主變壓器故障診斷試驗(yàn)平臺。 在電力機(jī)車主變壓器綜合測試及故障診斷領(lǐng)域中，我國幾個大型的電力機(jī)車廠的變壓器測試依然采用人工讀數(shù)，而這種方法的特點(diǎn)是：效率比較低，數(shù)據(jù)存在誤差等。因此非常有必要采用自動測試系統(tǒng)，而如果用工控機(jī)作為控制中心來進(jìn)行測試，成本將比較高，因此，本文采用基于ARM的嵌入式系統(tǒng)作為控制中心來進(jìn)行測試。這樣系統(tǒng)的成本更低，操作更方便，數(shù)據(jù)更準(zhǔn)確。 本文詳細(xì)地介紹了基于ARM微處理器ST2410及Linux操作系統(tǒng)的電力機(jī)車主變壓器綜合測試及故障診斷系統(tǒng)的開發(fā)與實(shí)現(xiàn)過程。主要有三部分：硬件平臺設(shè)計(jì)與實(shí)現(xiàn)部分；軟件平臺設(shè)計(jì)部分；應(yīng)用程序的開發(fā)等3部分。 本論文的研究主要是基于ARM-linux的平臺。它的內(nèi)核模塊采用了ARM920T核的S3C2410，外部有SDRAM、FLASH、串口、網(wǎng)卡、鼠標(biāo)、鍵盤、LCD等，同時還提供有擴(kuò)展插槽，該平臺主要面向高性能的電力、工業(yè)控制等，適用于網(wǎng)絡(luò)的研究；本文探討嵌入式軟件開發(fā)模式，宿主機(jī)與目標(biāo)機(jī)，交叉編譯環(huán)境的搭建，Linux內(nèi)核和外設(shè)驅(qū)動的移植，以及圖形用戶界面QT和應(yīng)用程序開發(fā)移植等；另外，在該平臺開發(fā)了應(yīng)用程序，具體包括串口通信，網(wǎng)絡(luò)通信，數(shù)據(jù)庫編程等。
標(biāo)簽： ARM 嵌入式系統(tǒng) 主變壓器
上傳時間： 2013-07-10
上傳用戶：gzming
卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點(diǎn)，被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素，在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式，對歐氏距離的計(jì)算方法進(jìn)行了簡化，以便于用硬件電路方式實(shí)現(xiàn)。 2.對ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式，和全并行的設(shè)計(jì)相比，在滿足譯碼速度的同時，節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優(yōu)化了系統(tǒng)的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個仿真平臺，采用Modelsim仿真器對設(shè)計(jì)進(jìn)行了功能仿真，結(jié)果完全正確。同時提出了一種在被測設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法，巧妙地利用了Matlab算法仿真程序的輸出結(jié)果，提高了追蹤錯誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過測試，最大運(yùn)行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較，比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價值。
標(biāo)簽： Viterbi FPGA 軟判決 譯碼器
上傳時間： 2013-07-23
上傳用戶：葉山豪
第三代移動通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點(diǎn)。本系統(tǒng)采用了第三代移動通信系統(tǒng)的部分關(guān)鍵技術(shù)，采用直接序列擴(kuò)頻方式實(shí)現(xiàn)多路寬帶信號的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計(jì)中，我們綜合考慮了系統(tǒng)性能要求，功能實(shí)現(xiàn)復(fù)雜度與系統(tǒng)資源利用率，選擇了并行導(dǎo)頻體制、串行滑動相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機(jī)制、導(dǎo)頻信道估計(jì)方案和相干解擴(kuò)方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計(jì)。通過對硬件測試板的測試表明文中介紹的方案和設(shè)計(jì)方法是可行和有效的。并在測試的基礎(chǔ)上對系統(tǒng)提出了改進(jìn)意見。
標(biāo)簽： FPGA 多路 分 通信系統(tǒng)
上傳時間： 2013-06-27
上傳用戶：fzy309228829
隨著我國信息化發(fā)展進(jìn)程加快，信息化覆蓋面擴(kuò)大，信息安全問題也就隨之增多，其影響和后果也更加廣泛和嚴(yán)重。同時，信息安全及其對經(jīng)濟(jì)發(fā)展、國家安全和社會穩(wěn)定的重大影響，正日益突出地顯現(xiàn)出來，受到越來越多的關(guān)注。在和平年代，通過對信息載體進(jìn)行大規(guī)模的物理破壞，從而達(dá)到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破壞者從來都沒有放棄過，他們把目標(biāo)對準(zhǔn)了信息載體中的數(shù)據(jù)，由于數(shù)據(jù)的易失性，計(jì)算機(jī)數(shù)據(jù)成為信息安全中的最大隱患，同時也是破壞信息安全的一個突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對計(jì)算機(jī)數(shù)據(jù)的竊取，保護(hù)硬盤中的數(shù)據(jù)。破壞者在得到硬盤后，也不能夠得到硬盤中的數(shù)據(jù)，從而達(dá)到保護(hù)信息安全的目的。加密卡提供兩個符合ATA-6標(biāo)準(zhǔn)的接口，串接在主板IDE接口和硬盤之間。存儲在硬盤上的數(shù)據(jù)，是經(jīng)過加密以后的加密數(shù)據(jù)；從硬盤上讀出的數(shù)據(jù)，必須經(jīng)過該卡的解密才可被正常使用，否則只是一堆亂碼。加密卡采用FPGA技術(shù)實(shí)現(xiàn)IDE接口和加密算法，以減小加解密帶來的速度上的影響。 論文的工作重點(diǎn)主要有以下幾個方面的內(nèi)容：FPGA及VHDL語言的研究，ATA協(xié)議標(biāo)準(zhǔn)研究及IDE接口的FPGA實(shí)現(xiàn)。論文對ATA協(xié)議做了細(xì)致的研究，分析了硬盤接口的工作機(jī)制以及主機(jī)與硬盤之間的通信協(xié)議，并在此基礎(chǔ)上，重點(diǎn)研究了用FPGA的編程功能來實(shí)現(xiàn)一個計(jì)算機(jī)硬件底層接口協(xié)議的方法，詳細(xì)介紹了芯片的內(nèi)部框圖及FPGA的軟件流程圖，提出了在實(shí)現(xiàn)過程中應(yīng)注意的要點(diǎn)，最終用FPGA構(gòu)建了一個雙向IDE硬盤通道，實(shí)現(xiàn)了兩套符合ATA-6規(guī)范的IDE接口。
標(biāo)簽： FPGA 硬盤 加密卡 中的應(yīng)用
上傳時間： 2013-08-02
上傳用戶：Ants
·詳細(xì)說明：附件程序是我用DSP2812開發(fā)的無刷直流電機(jī)控制程序，程序是在TI公司的BLDC3_1軟件的基礎(chǔ)上構(gòu)造的，實(shí)現(xiàn)了無刷直流電機(jī)的速度環(huán)PID控制，效果可以。 其中，無刷直流電機(jī)是有HALL傳感器的系統(tǒng)，所以在轉(zhuǎn)速測量上還需要進(jìn)一步的改進(jìn)（如果要求精確的話）。電機(jī)是24V3000rpm～～～；驅(qū)動板是類似TI公司的DMC1500？板卡，所以可以參考它的說明（只針對信號的連接的參考）文件列表
標(biāo)簽： 2812 DSP 無刷直流 電機(jī)控制
上傳時間： 2013-06-25
上傳用戶：xiaowei314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
