32位元浮點數加法器,用于以VHDL編寫的32位元CPU
標簽： VHDL CPU 浮點數 加法器
上傳時間： 2014-12-19
上傳用戶：壞天使kk
32位元浮點CPU,用VHDL語言以類似組合語言的方式寫成
標簽： VHDL CPU 語言 浮點
上傳時間： 2017-06-05
上傳用戶：lizhen9880
16位元浮點數CPU,可作運算,以VHDL編寫
標簽： VHDL CPU 浮點數 運算
上傳用戶：ryb
book code for professional c++ (2005) e-book written by Nicholas A. Solter and Scott J. Kleper
標簽： A. J. professional Nicholas
上傳用戶：lz4v4
利用verilog hdl編寫的浮點加法器運算單元，單精度。
標簽： verilog hdl 編寫 浮點
上傳時間： 2013-11-29
上傳用戶：王慶才
使用多層感知機來做xor分類，可調整neuron數和目標error大小。
標簽： xor 分
上傳時間： 2017-06-09
上傳用戶：qweqweqwe
基于D-J閾值的加性白噪聲方差估計,兩種算法的比較
標簽： D-J 閾值 白噪聲 方差
上傳時間： 2017-06-11
上傳用戶：hakim
Stanley B Lippman和J o s é e L a j o i e寫的c++ primer 中文版（第三版）。
標簽： Stanley Lippman primer
上傳時間： 2017-06-12
上傳用戶：talenthn
computer networking 計算機網路概論課本習題解答
標簽： networking computer
上傳時間： 2014-05-27
上傳用戶：電子世界
基于FPGA的高性能32位浮點FFTIP核的開發，適合fpga工程技術人員參考
標簽： FFTIP FPGA 性能 浮點
上傳時間： 2014-12-05
上傳用戶：semi1981
蟲蟲下載站版權所有 京ICP備2021023401號-1
