基于MCS-51單片機的數字鐘設計 [摘要] III [ABSTRACT] IV 引言 1 1緒論 2 1.1 集成電路 2 1.2 主要技術的背景 2 1.2.1 發展歷史 2 1.
基于MCS-51單片機的數字鐘設計 [摘要] III [ABSTRACT] IV 引言 1 1緒論 2 1.1 集成電路 2 1.2 主要技術的背景 2 1.2.1 發展歷史 2 1.2.2 現狀 3 1.2.3 發展趨勢 3 2器件簡介 4 2.1 LED顯示器 4 2.1...
基于MCS-51單片機的數字鐘設計 [摘要] III [ABSTRACT] IV 引言 1 1緒論 2 1.1 集成電路 2 1.2 主要技術的背景 2 1.2.1 發展歷史 2 1.2.2 現狀 3 1.2.3 發展趨勢 3 2器件簡介 4 2.1 LED顯示器 4 2.1...
數字系統設計這是有關的相關源代碼,有簡易CPU 除法器、計數器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高優先級編碼器8位相等比較器 三人表決器(三種不同的描述方式) 加法器描述 8位總線收發器:74245 (注2) 地址譯碼(for...
這是一個使用M128芯片的多功能儀器,使用了16位的定時器,2路的UART。開發工具為 GCC3.2,PC上機位程序使用VB6開發...
2級流水線,使用4元件實現的22位全加器的VHDL語言實現,適用于altera的FPGA...
3級流水線,含4元件的22位全加器的VHDL語言實現,適用于altera系列的FPGA...