程式描述：使用Cypress的Cy7C68013A晶片進行設計，實現Slave FIFO模式的資料獲取。程式包括USB韌體程式以及主機程式。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器和Visual C++ 6.0運行即可。 注意：可以首先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。
標簽： Cypress 68013A C68013 68013
上傳時間： 2013-12-18
上傳用戶：1427796291
文字型：已經有內建文字圖形（通常只有英文字母大小寫、阿拉伯數字、標點符號），只要輸入對應的字形碼（ASCII code），LCD便會將該字的圖形顯示於LCD，可參考課本第三篇第三章。 繪圖型：只能用繪圖的方式將資料顯示於LCD，所以必須先將要顯示文字的圖形依LCD所需的格式事先存起來，如一個16 15的中文字便需儲存30byte的資料，將此30byte的資料依序填入LCD即可顯示對應文字圖形，可參考課本第四篇第二章。
標簽： 字型 英文字母
上傳時間： 2013-12-16
上傳用戶：王者A
1.執行「解kavo步驟1.bat」重開機 2.執行「解kavo步驟2.bat」 ★：病毒解完後，如有插入隨身碟時請按住「Shift鍵」不要放開直到偵測完畢後 再執行「刪除隨身碟中的autorun.bat」 將會刪除隨身碟(含所有磁碟)中的autorun.inf 順便建立同檔名的資料夾，用來防止再被被毒寫入自動執行檔。
標簽： kavo bat 病毒
上傳時間： 2017-08-11
上傳用戶：yan2267246
基于USB的串行通信軟硬件設計
標簽： USB 串行通信 軟硬件設計
上傳時間： 2013-08-04
上傳用戶：eeworm
LED產業長期發展仍看好
標簽： LED
上傳時間： 2013-04-15
《三百六十行大觀》(名家繪圖本·中國傳統行業圖集)[沈寂主編][上海畫報版.1997][PDF]
標簽： 1997 家 圖集
New-尚未歸類-412冊-8.64G LED產業長期發展仍看好.pdf
上傳時間： 2013-07-03
上傳用戶：元宵漢堡包
專輯類-數字處理及顯示技術專輯-106冊-9138M 基于USB的串行通信軟硬件設計-41頁-0.8M.pdf
標簽： USB 0.8 41
上傳時間： 2013-07-19
上傳用戶：yatouzi118
現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。
標簽： FPGA 高速串行 接口模塊
上傳時間： 2013-04-24
上傳用戶：戀天使569
國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議，接著對SCI串行通信接口的兩個模塊：SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上，利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信，并利用Aurora IP核實現了Aurora鏈路層協議；設計一個同步FIFO實現旁路FIFO；利用FPGA上的塊RAM實現發送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
標簽： FPGA SCI 串行通信接口
上傳用戶：竺羽翎2222
蟲蟲下載站版權所有 京ICP備2021023401號-1
