URISC 處理器由數(shù)據(jù)單元和控制單元組成。數(shù)據(jù)單元中包含保存運(yùn)算數(shù)據(jù)和運(yùn)算結(jié)果的數(shù)據(jù)寄存器，也包括用來完成數(shù)據(jù)運(yùn)算的組合邏輯電路單元。控制單元用來產(chǎn)生控制信號序列，以決定何時進(jìn)行何種數(shù)據(jù)運(yùn)算。控制單元要從數(shù)據(jù)單元得到條件信號，以決定繼續(xù)進(jìn)行那些數(shù)據(jù)運(yùn)算，數(shù)據(jù)單元要產(chǎn)生輸出信號，數(shù)據(jù)運(yùn)算狀態(tài)等有用信息。
標(biāo)簽：
URISC
數(shù)據(jù)單元
運(yùn)算
處理器
上傳時間：
2014-01-25
上傳用戶：大三三
