擴頻通信技術因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優點，在軍事抗干擾和個人通信業務中得到了很大的發展。尤其是基于擴頻理論的CDMA通信技術成為國際電聯規定的第三代移動通信系統的主要標準化建議后，標志著擴頻通信技術在民用通信領域的應用進入了新階段。 近年來，隨著微電子技術和電子設計自動化(EDA)技術的迅速發展，以FPGA和CPLD為代表的可編程邏輯器件憑借其設計方便靈活等特點廣泛應用于數字信號處理領域。 本論文正是采用基于FPGA硬件平臺來實現了一個直接序列擴頻通信基帶系統，該系統的實現涉及擴頻通信和有關FPGA的相關知識，以及實現這些模塊的VHDL硬件描述語言和QuartusⅡ開發平臺，目標是實現一個集成度高、靈活性強、并具有較強的數據處理能力的擴頻通信基帶系統。 本論文中首先對擴頻通信的基礎理論做了探討，著重對直序擴頻的理論進行了分析；其次根據理論分析，設計了全數字直接序列擴頻基帶系統的結構，完成了擴頻序列的產生、信息碼的輸入和擴頻。重點完成了對基帶擴頻信號的相關解擴和幾種同步捕獲電路的設計，將多種專用芯片的功能集成在一片大規模FPGA芯片上。在論文中列出了部分模塊的VHDL程序，并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。
標簽：
FPGA
直擴通信
同步設計
上傳時間：
2013-04-24
上傳用戶：chenjjer
