簡單實用的VHDL程序實例集,可供初學者學習!
上傳時間： 2013-10-30
上傳用戶：nunnzhy
附件附帶破解補丁 浩辰CAD 2012專業版破解方法： 按正常安裝浩辰CAD 2012專業版，點擊安裝KeyGen.exe。 浩辰CAD2012，以增強軟件實用性、易用性為主要目標，新增了大量實用功能，改進了著色、消隱的正確性，提升了大幅面光柵圖像處理的性能，同時改進了LISP\VBA二次開發接口的正確性和兼容性。 浩辰CAD 2012根據國內外用戶的需求，增加了大量實用功能，例如動態塊、DWF文件插入、隔離隱藏對象、轉換EXCEL表格、塊屬性管理器、放樣、超級填充等。 浩辰cad2012新增功能： 1、動態塊（bedit） 動態塊具有靈活性和智能性。 用戶在操作時可以輕松地更改圖形中的動態塊參照。 可以通過自定義夾點或自定義特性來操作動態塊參照中的幾何圖形。 a)通過設置圖塊中元素的可見性，一個圖塊中可以包含一種圖形的多種形態，如下圖的汽車模塊就包含跑車、轎車和卡車的各向視圖，只需在可見性列表中選擇一個選項，就可以顯示相應的圖形。 還可對圖塊中的圖形設置參數和動作，可對圖塊的整體或部分圖形進行移動、旋轉、翻轉、縮放、陣列等；并可建立查詢列表，對圖塊進行參數化控制。通過圖塊的動作設置，一個圖塊可以派生出數個圖塊，如下圖所示： 2、DWF參考底圖（dwfattach） 可以將dwf文件插入到當前圖中作為參考底圖，并可以捕捉到底圖的端點、中點，如下圖所示： 3、對象隔離、對象隱藏、取消對象隔離 可將選擇的對象暫時隱藏，也可將選擇對象以外的其他所有對象隱藏。當圖中對象較多，利用此命令可以簡化圖紙，方便后續操作，操作起來比圖層隔離更加簡便、直觀。 4、凍結其它圖層和鎖定其它圖層 浩辰CAD 之前版本提供了圖層隔離的功能，凍結其他圖層和鎖定其它圖層與圖層隔離功能類似，可以通過選擇需要顯示或可編輯對象，將其他圖層進行凍結和鎖定。 5、CAD表格轉EXCEL表格 可以直接選擇CAD中由直線、多段線和單行文字、多行文字組成的表格輸出為EXCEL表格。 6、文字遞增 可以對序號、編號、數值進行遞增復制，間距、數量和增量均可隨心所欲地控制。 7、多段線布爾運算 可直接對封閉的多段線進行差并交計算，無需轉換面域，有時比修剪更簡便。 8、拼寫檢查（spell） 此功能實現對用戶輸入的單詞或文章進行單詞校驗，提示匹配的單詞列表，方便用戶進行正確的單詞填寫工作。可以實現不同語言的單詞校驗工作，包括英文，德文，等8種語言。 可以對全部實體（包括布局，模型中的所有實體）進行校驗。 可以分別對布局或模型中的實體進行校驗。 可以單獨對一個實體或一個選擇集進行校驗。 方便用戶自定義詞典。 兼容的自定義詞典。 支持文字，塊內文字，塊屬性，屬性，標注的校驗。 9、放樣（Loft） 通過對包含兩條或者兩條以上的橫截面曲線的一組曲線進行放樣（繪制實體或曲面）來創建三維實體或曲面。 10、塊屬性管理器（battman） 創建帶屬性的塊后，執行 battman 對塊中屬性定義進行查詢和修改，如果將修改應用到所有塊參照，則對應塊的塊參照中屬性實體也會做對應修改。 11、超級填充（superhatch） 超級填充命令有點像hatch命令，不同的是，可以使用該命令將光柵圖像、塊、外部參照和擦除這些實體作為填充實體對閉合區域進行填充。 12、線上寫字 可以在選擇線上書寫文字，線會被自動打斷，文字會放到線中間。 ◆ 重要功能改進 1、超鏈接 浩辰CAD 2012版的超鏈接不僅修改了以前存在的一些錯誤，而且提供了更為豐富的功能。 a)支持web鏈接的瀏覽和連接的設置。 b)支持打開操作系統可打開的所有文件。 c)支持dwg圖紙的視圖定位。 d)支持超鏈接的復制粘貼。 e)可以通過鼠標光標狀態來判斷是否存在鏈接，方便用戶判斷是否存在鏈接。 f)可以通過ctrl+鼠標點擊打開設置的文件，方便用戶的操作。 g)可以通過右鍵打開塊內實體的鏈接。 2、光柵圖像 浩辰CAD 2012版不僅增加了圖像格式的支持，同時提升了大分辨率光柵圖像的插入、顯示和打印的效果和速度。 a) 增加了對多種圖像格式的支持，諸如：CALS-1(*.cal,*.mil,*.rst,*.cg4)、RLC、GEOSPORT(.bil)、PICT(.pct/.pict)、IG4、Autodesk Animator(.fil/.flc)。 b) 內存使用問題，可以插入多張圖片，內存不會增加。 c) 光柵圖像打印問題（不清晰）。 d) 插入大圖像時，預覽速度大幅提升。 3、二次開發改進 浩辰CAD 2012版針對二次開發商和用戶提出的一些LISP及VBA與AutoCAD存在的兼容性問題進行了系統梳理，兼容性有明顯提升，此外還針對國外二次開發商的需求開發了Lisp調試器。 a) Lisp改進 處理了線程問題、命令范圍值問題、VLX解析問題，對Lisp程序執行速度進行了優化。 b) VBA改進 處理了VBA的文檔管理、接口不全、接口錯誤、類派生關系錯誤問題。 c) Lisp調試器 用戶在使用浩辰CAD時，由于LISP與AutoCAD不完全兼容，用戶需要一個工具進行調試，以協助用戶解決及分析報告LISP問題。此系統以完成調試功能為主，不處理詞法分析前的映射。適用于中級以上開發用戶。
上傳時間： 2013-11-24
上傳用戶：lepoke
利用Verilog_HDL實現基于FPGA的分頻方法
標簽： Verilog_HDL FPGA 分頻
上傳時間： 2013-11-20
上傳用戶：atdawn
Verilog_實現任意占空比、任意分頻的方法
上傳時間： 2013-11-20
上傳用戶：ccxzzhm
簡單分頻時序邏輯電路設計分頻電路，有圖，有代碼
上傳時間： 2014-01-21
上傳用戶：924484786
EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境 由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類 這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。 如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。
上傳時間： 2013-10-11
上傳用戶：1079836864
用VerilogHDL實現基于FPGA的通用分頻器的設計
標簽： VerilogHDL FPGA 分頻器
上傳時間： 2015-01-02
上傳用戶：oooool
基于FPGA的小數分頻實現方法
上傳時間： 2013-11-05
上傳用戶：feifei0302
信號完整性是高速數字系統中要解決的一個首要問題之一，如何在高速PCB 設計過程中充分考慮信號完整性因素,并采取有效的控制措施,已經成為當今系統設計能否成功的關鍵。在這方面，差分線對具有很多優勢，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩定的可靠性等。目前，差分線對在高速數字電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分線對設計。介紹了差分線對在PCB 設計中的一些要點，并給出具體設計方案。
上傳時間： 2013-10-26
上傳用戶：lps11188
誤區一：認為差分信號不需要地平面作為回流路徑，或者認為差分走線彼此為對方提供回流途徑。造成這種誤區的原因是被表面現象迷惑，或者對高速信號傳輸的機理認識還不夠深入。雖然差分電路對于類似地彈以及其它可能存在于電源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號返回路徑，其實在信號回流分析上，差分走線和普通的單端走線的機理是一致的，即高頻信號總是沿著電感最小的回路進行回流，最大的區別在于差分線除了有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強，那一種就成為主要的回流通路。
上傳時間： 2013-10-25
上傳用戶：zhaiyanzhong
