本文介紹了一種采用單片F(xiàn)PGA 芯片進(jìn)行出租車(chē)計(jì)費(fèi)器的設(shè)計(jì)方法，主要闡述如何使用新興的EDA 器件取代傳統(tǒng)的電子設(shè)計(jì)方法，利用FPGA 的可編程性，簡(jiǎn)潔而又多變的設(shè)計(jì)方法，縮短了研發(fā)周期，同時(shí)使出租車(chē)計(jì)費(fèi)器體積更小功能更強(qiáng)大。本設(shè)計(jì)不僅實(shí)現(xiàn)了出租車(chē)計(jì)費(fèi)器所需的一些基本功能，同時(shí)考慮到出租車(chē)行業(yè)的一些特殊性，更注重了把一些新的思路加入到設(shè)計(jì)中。主要包括采用了FPGA 芯片，使用VHDL 語(yǔ)言進(jìn)行編程，使其具有了更強(qiáng)的移植性，更加利于產(chǎn)品升級(jí)；利用LCD 液晶顯示取代了傳統(tǒng)的LED顯示，使其在顯示時(shí)更靈活多變，可以按需要改變顯示內(nèi)容而不拘泥于硬件； 靈活的計(jì)價(jià)標(biāo)準(zhǔn)設(shè)定使得油價(jià)波動(dòng)等成本因數(shù)和出租車(chē)價(jià)格聯(lián)動(dòng)成為可能； 同時(shí)也增加了統(tǒng)計(jì)功能、密碼設(shè)定、超速警報(bào)、路橋費(fèi)等新的功能使得本設(shè)計(jì)更加具有實(shí)用價(jià)值。
標(biāo)簽： FPGA 出租車(chē)計(jì)費(fèi)器
上傳時(shí)間： 2013-08-02
上傳用戶(hù)：sardinescn
隨著計(jì)算機(jī)科學(xué)和視頻技術(shù)的廣泛發(fā)展,數(shù)字圖像采集在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用,例如廣播電視的數(shù)字化、網(wǎng)絡(luò)視頻、監(jiān)視監(jiān)控系統(tǒng)等. 視頻圖像采集卡作為計(jì)算機(jī)視頻應(yīng)用的前端設(shè)備,承擔(dān)著模擬視頻信號(hào)向數(shù)字視頻信號(hào)轉(zhuǎn)換的任務(wù),在多媒體時(shí)代占據(jù)著重要的位置.設(shè)計(jì)一種功能靈活,使用方便,便于嵌入到系統(tǒng)中的視頻信號(hào)采集電路具有重要的實(shí)用意義. 本文首先介紹數(shù)字圖像采集系統(tǒng)的發(fā)展現(xiàn)狀和前景,提出了本次設(shè)計(jì)的目標(biāo): 完成基于PCI總線的高分辨率圖像采集卡設(shè)計(jì).然后簡(jiǎn)單介紹了本次設(shè)計(jì)用到的基本理論:數(shù)據(jù)采集理論,特別說(shuō)明了采樣和量化的定義與區(qū)別,以及量化的幾種方式和量化與AD技術(shù)之間的關(guān)系. 圖像采集系統(tǒng)的基本構(gòu)成,是以數(shù)字信號(hào)處理器為核心,控制外圍的A/D、D/A轉(zhuǎn)換器和外圍存儲(chǔ)器.本文對(duì)比了當(dāng)下流行的DSP芯片和IFPGA芯片作為數(shù)字處理核心的優(yōu)缺點(diǎn),并根據(jù)系統(tǒng)實(shí)際需要,選用FPGA作為數(shù)字信號(hào)處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統(tǒng)的整體設(shè)計(jì)方案. 圖像采集卡的硬件設(shè)計(jì)分為A/D前端模擬通道設(shè)計(jì)和FPGA數(shù)字信號(hào)傳輸及外圍電路設(shè)計(jì).本文重點(diǎn)介紹了A/D芯片外圍電路連接和使用方法,對(duì)PCI總線和它的控制電路也做了詳細(xì)闡述.對(duì)圖像采集卡的PCB布局布線也有詳細(xì)說(shuō)明. 圖像采集卡FPGA內(nèi)部程序構(gòu)成也是本文的一個(gè)重點(diǎn).本次的程序設(shè)計(jì)主要分為數(shù)據(jù)采集模塊,即與A/D接口模塊,數(shù)據(jù)暫存模塊,即SDRAM讀寫(xiě)控制模塊,數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊,即PCI控制模塊.重點(diǎn)在于對(duì)的SDRAM的連續(xù)讀寫(xiě)控制和各個(gè)模塊間的協(xié)調(diào)工作.說(shuō)明了.A/D采集數(shù)據(jù)從接收到存儲(chǔ)詳細(xì)過(guò)程,以及對(duì)SDRAM讀寫(xiě)狀態(tài)機(jī)和PCI總線的操控. 最后介紹了硬件調(diào)試和FPGA程序驗(yàn)證結(jié)果.詳細(xì)說(shuō)明了以Modelsim為平臺(tái)的前端功能仿真和后端時(shí)序仿真,以及以SignalTapⅡ?yàn)槠脚_(tái),程序下載到FPGA中進(jìn)行的實(shí)時(shí)驗(yàn)證.結(jié)果表明整個(gè)圖像采集系統(tǒng)基本達(dá)到了系統(tǒng)設(shè)計(jì)中所給出的性能指標(biāo),證明了整個(gè)系統(tǒng)設(shè)計(jì)的正確性和合理性.
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：amandacool
遙感圖像在人類(lèi)生活和軍事領(lǐng)域的應(yīng)用日益廣泛，適合各種要求的遙感圖像編碼技術(shù)具有重要的現(xiàn)實(shí)意義。基于小波變換的內(nèi)嵌編碼技術(shù)已成為當(dāng)前靜止圖像編碼領(lǐng)域的主流，其中就包括基于分層樹(shù)集合分割排序(Set Partitioning inHierarchical Trees，SPIHT)的內(nèi)嵌編碼算法。這種算法具有碼流可隨機(jī)獲取以及良好的恢復(fù)圖像質(zhì)量等特性，因此成為實(shí)際應(yīng)用中首選算法。隨著對(duì)圖像編碼技術(shù)需求的不斷增長(zhǎng)，尤其是在軍事應(yīng)用領(lǐng)域如衛(wèi)星偵察等方面，這種編碼算法亟待轉(zhuǎn)換為可應(yīng)用的硬件編碼器。 在靜止圖像編碼領(lǐng)域，高性能的圖像編碼器設(shè)計(jì)一直是相關(guān)研究人員不懈追求的目標(biāo)。本文針對(duì)靜止圖像編碼器的設(shè)計(jì)作了深入研究，并致力于高性能的圖像編碼算法實(shí)現(xiàn)結(jié)構(gòu)的研究，提出了具有創(chuàng)新性的降低計(jì)算量、存儲(chǔ)量，提高壓縮性能的算法實(shí)現(xiàn)結(jié)構(gòu)，并成功應(yīng)用于圖像編碼硬件系統(tǒng)中。這個(gè)方案還支持壓縮比在線可調(diào)，即在不改變硬件框架的條件下可按用戶(hù)要求實(shí)現(xiàn)16倍到2倍的壓縮，以適應(yīng)不同的應(yīng)用需求。本文所做的工作包括了兩個(gè)部分。 1．一種基于行的實(shí)時(shí)提升小波變換實(shí)現(xiàn)結(jié)構(gòu)：該結(jié)構(gòu)同時(shí)處理行變換和列變換，并且在圖像邊界采用對(duì)稱(chēng)擴(kuò)展輸出邊界數(shù)據(jù)，使得圖像小波變換時(shí)間與傳統(tǒng)的小波變換相比提高了將近2.6倍，提高了硬件系統(tǒng)的實(shí)時(shí)性。該結(jié)構(gòu)還合理地利用和調(diào)度內(nèi)部緩沖器，不需要外部緩沖器，大大降低了硬件系統(tǒng)對(duì)存儲(chǔ)器的要求。 2．一種采用左遍歷的比特平面并行SPIHT編碼結(jié)構(gòu)：在該編碼結(jié)構(gòu)中，空間定位生成樹(shù)采用深度優(yōu)先遍歷方式，比特平面同時(shí)處理極大地提高了編碼速度。
上傳時(shí)間： 2013-06-17
上傳用戶(hù)：abc123456.
隨著數(shù)字技術(shù)的高速發(fā)展，越來(lái)越多的針對(duì)數(shù)字視頻壓縮、傳送、顯示等的設(shè)備涌入市場(chǎng)。要從這些良莠不齊的產(chǎn)品中挑選出令人滿意的商品，一套良好的數(shù)字視頻測(cè)試設(shè)備就必不可少。然而，現(xiàn)階段大多數(shù)數(shù)字視頻信號(hào)源都存在不同的缺點(diǎn)，如測(cè)試圖像種類(lèi)太少、沒(méi)有動(dòng)態(tài)測(cè)試源、缺乏專(zhuān)用測(cè)試信號(hào)等。為有效克服這些缺陷，作者設(shè)計(jì)并開(kāi)發(fā)了一套基于FPGA的數(shù)字視頻信號(hào)發(fā)生器。整個(gè)系統(tǒng)包括硬件平臺(tái)和圖像格式轉(zhuǎn)換軟件兩大部分。硬件平臺(tái)本身即為獨(dú)立的信號(hào)發(fā)生器，可以生成多種測(cè)試圖像。配備了圖像格式轉(zhuǎn)換軟件，就可以實(shí)現(xiàn)硬件平臺(tái)從PC機(jī)接收各種靜態(tài)測(cè)試圖像、動(dòng)態(tài)測(cè)試序列，不斷更新測(cè)試圖像庫(kù)。整個(gè)系統(tǒng)具有良好的硬件體系結(jié)構(gòu)、便捷的輸入接口，穩(wěn)定的信號(hào)輸出，同時(shí)操作靈活、方便，易于升級(jí)更新。 在系統(tǒng)的開(kāi)發(fā)過(guò)程中，使用了多種硬件、軟件開(kāi)發(fā)工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于軟硬件調(diào)試均由同一人完成，因此整個(gè)系統(tǒng)具備良好的統(tǒng)一性和兼容性。 另外，作者還研究并設(shè)計(jì)了一種針對(duì)H.264編解碼器壓縮損傷的測(cè)試信號(hào)。評(píng)估一個(gè)編碼器的性能可采用主觀評(píng)價(jià)或客觀評(píng)價(jià)兩種方法。其中主觀評(píng)價(jià)最為直接、有效。本文在依托主觀評(píng)價(jià)方法的基礎(chǔ)上，結(jié)合客觀參數(shù)的指導(dǎo)性，研究并設(shè)計(jì)一種通過(guò)人眼就可以方便的觀測(cè)到實(shí)際存在的壓縮損傷的測(cè)試信號(hào)，以達(dá)到直接對(duì)編解碼器性能進(jìn)行比較的目的。
標(biāo)簽： FPGA 數(shù)字視頻 信號(hào)發(fā)生器
上傳時(shí)間： 2013-07-19
上傳用戶(hù)：cxl274287265
DDR layout 指導(dǎo)，幫助大家進(jìn)行ddr2的設(shè)計(jì)，特別是上到800M以上的時(shí)候能夠layout好就比較困難了。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：mj16166
隨著 EDA 技術(shù)及微電子技術(shù)的飛速發(fā)展，現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，簡(jiǎn)稱(chēng) FPGA)的性能有了大幅度的提高，F(xiàn)PGA的設(shè)計(jì)水平也達(dá)到了一個(gè)新的高度。基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)為現(xiàn)代電子產(chǎn)品設(shè)計(jì)帶來(lái)了更大的靈活性，以Nios Ⅱ軟核處理器為核心的SOPC(System on Programmable Chip)系統(tǒng)便是把嵌入式系統(tǒng)應(yīng)用在FPGA上的典型例子，本文設(shè)計(jì)的指紋識(shí)別模塊就是基于FPGA的Nios Ⅱ處理器為核心的SOPC設(shè)計(jì)。通過(guò)IP核技術(shù)和靈活的軟硬件編程，實(shí)現(xiàn)Nios Ⅱ?qū)PGA外圍器件的控制，并對(duì)指紋處理算法進(jìn)行了改進(jìn)，研究了指紋識(shí)別算法到Nios Ⅱ系統(tǒng)的移植。 本文首先闡述了指紋識(shí)別模塊的SOPC設(shè)計(jì)方案，然后是對(duì)模塊的詳細(xì)設(shè)計(jì)。在硬件方面，完成了指紋識(shí)別模塊的 FPGA 硬件設(shè)計(jì)，包括 FPGA 內(nèi)部的Nios Ⅱ系統(tǒng)硬件設(shè)計(jì)和 FPGA 外圍電路設(shè)計(jì)。前者利用 SOPC Builder將Nios Ⅱ處理器、指紋讀取接口 UART、鍵盤(pán)與LCD顯示接口、FLASH接口、SDRAM控制器構(gòu)建成NiosⅡ硬件系統(tǒng)，后者是電源和時(shí)鐘電路、SDRAM存儲(chǔ)器電路、FLASH存儲(chǔ)器電路、LCD顯示電路、指紋傳感器電路、FPGA 配置電路這些純實(shí)物硬件設(shè)計(jì)，給出了設(shè)計(jì)方法和電路連接圖。 在軟件方面，包括下面兩個(gè)內(nèi)容： 完成 FPGA 外圍器件程序設(shè)計(jì)，實(shí)現(xiàn)對(duì)外圍器件的操作。 深入的研究了指紋識(shí)別算法。對(duì)指紋圖像識(shí)別算法中的指紋圖像濾波和匹配算法進(jìn)行了分析，提出了指紋圖像增強(qiáng)改進(jìn)算法和匹配改進(jìn)算法，通過(guò)試驗(yàn)，改進(jìn)后的指紋圖像濾波算法取得了較好的指紋圖像增強(qiáng)效果。改進(jìn)后的匹配算法速度較快，誤識(shí)率較低。最后研究了指紋識(shí)別算法如何在FPGA中的Nios Ⅱ系統(tǒng)的實(shí)現(xiàn)。
標(biāo)簽： FPGA 指紋識(shí)別 模塊設(shè)計(jì)
上傳時(shí)間： 2013-06-12
上傳用戶(hù)：yx007699
研制發(fā)射微小衛(wèi)星，是我國(guó)利用空間技術(shù)服務(wù)經(jīng)濟(jì)建設(shè)、造福人類(lèi)的重要途徑。現(xiàn)代微小衛(wèi)星在短短20年里能取得長(zhǎng)足的發(fā)展，主要取決于微小衛(wèi)星自身的一系列特點(diǎn)：重量輕，體積小，成本低，性能高，安全可靠，發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中，由于傳輸信道的多徑和各種噪聲的影響，信號(hào)在接收端會(huì)引起差錯(cuò)，通過(guò)信道編碼環(huán)節(jié)，可對(duì)這些不可避免的差錯(cuò)進(jìn)行檢測(cè)和糾正。 在微小衛(wèi)星通信鏈路中，信道編碼器的任務(wù)是差錯(cuò)控制。本文采用符合空間數(shù)據(jù)系統(tǒng)咨詢(xún)委員會(huì)CCSDS標(biāo)準(zhǔn)的鏈接碼進(jìn)行信道編碼，即內(nèi)碼為（2，1，6）的卷積碼，外碼為（255，223）的RS碼，中間進(jìn)行交織操作。其中，里德-索羅蒙碼(簡(jiǎn)稱(chēng)RS碼)是一種重要的非二進(jìn)制BCH碼，是分組碼中糾錯(cuò)能力最強(qiáng)的糾錯(cuò)碼，一次可以糾正多個(gè)突發(fā)錯(cuò)誤，廣泛地用于空間通信中。 本文針對(duì)南京航空航天大學(xué)自行研制的微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求，在用SystemView和C語(yǔ)言仿真的基礎(chǔ)上，用硬件描述語(yǔ)言Verilog設(shè)計(jì)了RS（255，223）編碼器和譯碼器，使用Modelsim軟件進(jìn)行了功能仿真，并通過(guò)Xilinx公司的軟件ISE對(duì)設(shè)計(jì)進(jìn)行綜合、布局布線，最后生成可下載的比特流文件下載到Xilinx公司的型號(hào)為XC3S2000的FPGA芯片中，完成了電路的設(shè)計(jì)并實(shí)現(xiàn)了編碼譯碼的功能，表明本文設(shè)計(jì)的信道編解碼器的正確性和實(shí)用性，滿足了微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求。
上傳時(shí)間： 2013-08-01
上傳用戶(hù)：lili123
使用Java語(yǔ)言有非常多的好處，如安全的對(duì)象引用、語(yǔ)言級(jí)支持多線程和跨平臺(tái)等特性。但是嵌入式系統(tǒng)中Java語(yǔ)言的應(yīng)用卻很少見(jiàn)，這是由于Java如下兩方面的不足： (1)Java虛擬機(jī)實(shí)現(xiàn)需要大量的硬件資源；(2)Java語(yǔ)言的運(yùn)行時(shí)間不可預(yù)測(cè)。 為此，本論文將實(shí)現(xiàn)一個(gè)能夠應(yīng)用在低端FPGA器件的實(shí)時(shí)Java虛擬機(jī)。論文的主要?jiǎng)?chuàng)新點(diǎn)如下： 1．使用基于堆棧的RISC模型處理器實(shí)現(xiàn)CISC模型的JVM； 2．處理器微指令無(wú)任何相關(guān)性； 3．所設(shè)計(jì)的JVM能使Java程序擁有足夠的底層訪問(wèn)能力。 論文的主要內(nèi)容和工作如下： 1．制定基于堆棧的RISC結(jié)構(gòu)處理器各級(jí)結(jié)構(gòu)。 2．設(shè)計(jì)簡(jiǎn)潔高效的處理器微指令，并且微指令能夠滿足字節(jié)碼的需要。 3．制定Java字節(jié)碼到處理器代碼的轉(zhuǎn)換關(guān)系和快速轉(zhuǎn)換結(jié)構(gòu)。 4．設(shè)計(jì)中使用高速緩存，提高運(yùn)行速度。 5．優(yōu)化堆棧的硬件結(jié)構(gòu)，使得出棧入棧操作更加簡(jiǎn)潔快速。 6．設(shè)計(jì)一系列的本地方法，使得Java程序能夠直接訪問(wèn)底層資源。 7．將Java類(lèi)庫(kù)使用本地方法實(shí)現(xiàn)。 8．自定義程序在內(nèi)存中的結(jié)構(gòu)，并使用裝載工具實(shí)現(xiàn)。 9．制定處理外圍數(shù)據(jù)處理機(jī)制，如IO和內(nèi)存接口10．制定中斷處理方式，并且實(shí)現(xiàn)軟中斷的機(jī)制。
上傳時(shí)間： 2013-06-11
上傳用戶(hù)：417313137
ChipScope Pro具有傳統(tǒng)邏輯分析儀的功能，是針對(duì)Xilinx Virtex Pro等系列FPGA的在線片內(nèi)信號(hào)分析工具，主要功能是通過(guò)JTAG口，實(shí)時(shí)、在線、方便地觀察到FPGA內(nèi)部的信號(hào)，給調(diào)試、故障定位提供極大的方便。ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam,根據(jù)用戶(hù)設(shè)定的觸發(fā)條件將信號(hào)實(shí)時(shí)的保存到這些BlockRam中，然后通過(guò)JTAG口傳送到計(jì)算機(jī)，最后在計(jì)算機(jī)屏幕上顯示出時(shí)序波形。
上傳時(shí)間： 2013-05-22
上傳用戶(hù)：wangrijun
FPGA 技術(shù)是圖像處理領(lǐng)域的一個(gè)重要的研究課題，近年來(lái)倍受人們的關(guān)注。本文研究了視頻信號(hào)的采集、顯示以及通過(guò)網(wǎng)絡(luò)進(jìn)行傳輸?shù)姆椒ā２⑻岢隽艘惶谆贔PGA 的實(shí)現(xiàn)方案。 系統(tǒng)可以分為采集控制模塊、顯示控制模塊和網(wǎng)絡(luò)傳輸控制模塊3 部分。視頻信號(hào)的采集用到了視頻處理芯片SAA7113，通過(guò)FPGA 對(duì)其初始化，可以得到經(jīng)過(guò)A/D 轉(zhuǎn)換的YUV 格式視頻信號(hào)，利用采集控制模塊可以將這些視頻信號(hào)保存到SRAM 中去。顯示控制模塊讀出SRAM 中的視頻信號(hào)，進(jìn)行YUV 格式到RGB 格式的轉(zhuǎn)換以及幀頻變換等操作，再利用VGA 顯示芯片THS8134 就可以將采集到的視頻信號(hào)在LCD 上顯示出來(lái)。基于IEEE802.3 協(xié)議的網(wǎng)絡(luò)傳輸控制模塊將YUV 格式的視頻信號(hào)進(jìn)行添加報(bào)頭、CRC 校驗(yàn)碼等操作后，將其變成一個(gè)MAC 幀，可以在以太網(wǎng)絡(luò)中傳輸。 設(shè)計(jì)選用硬件描述語(yǔ)言Verilog HDL，在開(kāi)發(fā)工具QuartusII 中完成軟核的綜合、布局布線、匯編，并最終在QuartusII 和Active-HDL 中進(jìn)行時(shí)序仿真驗(yàn)證。 對(duì)設(shè)計(jì)的驗(yàn)證采取的是由里及外的方式，先對(duì)系統(tǒng)主模塊的功能進(jìn)行驗(yàn)證，再模擬外部器件對(duì)設(shè)計(jì)的接口進(jìn)行驗(yàn)證。驗(yàn)證流程是功能仿真、時(shí)序仿真、板級(jí)調(diào)試，最終通過(guò)了系統(tǒng)測(cè)試，驗(yàn)證了該設(shè)計(jì)的功能。
標(biāo)簽： FPGA 視頻采集 傳輸 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-07-21
上傳用戶(hù)：baobao9437
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
