欧美国产偷国产精品三区,欧美一级黄色大片,精品伦精品一区二区三区视频

相序檢測

雙相DC-DC電源管理芯片均流控制電路的分析與設計.rar

電源是電子設備的重要組成部分，其性能的優劣直接影響著電子設備的穩定性和可靠性。隨著電子技術的發展，電子設備的種類越來越多，其對電源的要求也更加靈活多樣，因此如何很好的解決系統的電源問題已經成為了系統成敗的關鍵因素。本論文研究選取了BICMOS工藝，具有功耗低、集成度高、驅動能力強等優點。根據電流模式的PWM控制原理，研究設計了一款基于BICMOS工藝的雙相DC-DC電源管理芯片。本電源管理芯片自動控制兩路單獨的轉換器工作，兩相結構能提供大的輸出電流，但是在開關上的功耗卻很低。芯片能夠精確的調整CPU核心電壓，對稱不同通道之間的電流。本電源管理芯片單獨檢測每一通道上的電流，以精確的獲得每個通道上的電流信息，從而更好的進行電流對稱以及電路的保護。文中對該DC-DC電源管理芯片的主要功能模塊，如振蕩器電路、鋸齒波發生電路、比較器電路、平均電流電路、電流檢測電路等進行了設計并給出了仿真驗證結果。該芯片只需外接少數元件就可構成一個高性能的雙相DC-DC開關電源，可廣泛應用于CPU供電系統等。通過應用Hspice軟件對該變換器芯片的主要模塊電路進行仿真，驗證了設計方案和理論分析的可行性和正確性，同時在芯片模塊電路設計的基礎上，應用0.8μmBICMOS工藝設計規則完成了芯片主要模塊的版圖繪制，編寫了DRC、LVS文件并驗證了版圖的正確性。所設計的基于BICMOS工藝的DC-DC電源管理芯片的均流控制電路達到了預期的要求。

標簽： DC-DC 雙相分

上傳時間： 2013-06-06

上傳用戶：dbs012280
單相非隔離型光伏并網逆變器的研究.rar

在能源枯竭與環境污染問題日益嚴重的今天，新能源的開發與利用愈來愈受到重視。太陽能是當前世界上最清潔、最現實、最有大規模開發利用前景的可再生能源之一。其中太陽能光伏利用受到世界各國的普遍關注。而太陽能光伏并網發電是太陽能光伏利用的主要發展趨勢，必將得到快速的發展。在并網型光伏發電系統中，逆變器是系統中最末一級或唯一一級能量變換裝置，其效率的高低、可靠性的好壞將直接影響整個并網型系統的性能和投資。按照不同的標準光伏并網逆變器的拓撲結構分為很多種，本文主要研究單相非隔離型光伏并網逆變器。文章首先概述了光伏并網系統的發展情況并分析了當前國際金融危機對光伏產業的影響。其次，分析了當前國際市場上主要的光伏逆變器產品的特點，概括了光伏并網系統中光伏陣列的配置。隨后，本文以單相全橋拓撲為模型分析了非隔離型并網系統在采用不同的PWM調制策略下的共模電流，指出了抑制共模電流需滿足的條件。對于全橋和半橋拓撲，分析了不同的濾波方式對共模電流抑制的影響。總結了能夠抑制共模電流的實用電路拓撲并提出了一種能夠抑制共模電流的新拓撲。對不同拓撲的損耗情況在文章中進行了比較。對于非隔離型并網系統中的逆變器易向電網注入直流分量的問題，首先分析了直流分量產生的原因及其導致變壓器產生的直流偏磁飽和現象。在此基礎上，總結了抑制直流分量的方法，指出了半橋拓撲能夠抑制直流分量。對于并網電流的控制，工程上通常采用比例積分控制器，而比例積分控制器在理論上無法實現無靜差控制，因此，本文對能夠實現無靜差控制的比例諧振控制器進行了簡要分析。最后，在非隔離型1.5kW實驗平臺上對共模電流和直流分量的抑制方法進行了驗證。

標簽： 單相光伏并網非隔離型

上傳時間： 2013-07-30

上傳用戶：科學怪人
變速恒頻雙饋機風力發電的若干關鍵技術研究.rar

在能源枯竭與環境污染問題日益嚴重的今天，風力發電已經成為綠色可再生能源的一個重要途徑。雙饋電機變速恒頻(VSCF)發電是通過對轉子繞阻的控制來實現的，而轉子回路流動的功率是由發電機運行范圍所決定的轉差功率，因而可以將發電機的同步轉速設定在整個運行范圍的中間。如果系統運行的轉差率范圍為±30％，則最大轉差功率僅為發電機額定功率的30％，因此交流勵磁變換器的容量可大大減小，從而降低成本。該變換器如果加上良好的控制策略，則系統運行將具有優越的穩態和暫態運行性能，非常適用于風能這種隨機性強的能源形式。本文對變速恒頻雙饋機風力發電系統的若干關鍵技術，如空載柔性并網、帶載柔性并網、解列控制、最大功率點跟蹤、電網電壓不平衡運行、低電壓故障穿越等問題進行了深入研究，論文的主要工作如下：根據交流勵磁變速恒頻風力發電的運行特點，將電網電壓定向的矢量控制方法應用在雙饋發電機的并網發電控制上。研究了一種基于電網電壓定向的雙饋機變速恒頻風力發電柔性并網控制策略，在變速條件下實現無電流沖擊并網和輸出有功、無功功率的解耦控制，建立了交流勵磁發電機柔性并網及穩態運行的控制模型，對柔性并網及其逆過程的解列分別進行了仿真和實驗研究。提出了一種以向電網輸送凈電能最多為目標的最大功率點跟蹤控制策略，在不檢測風速情況下，能夠自動尋找并跟隨最大功率點，且不依賴風力機最佳功率特性曲線，提高了發電系統的凈輸出能力，具有良好的動、靜態性能。仿真和實驗結果證明了本控制策略的正確性和有效性。對網側變換器分別進行了幅相控制和直接電流控制策略的研究。結果表明：幅相控制策略簡單實用，可以得到正弦波電流，且波形諧波小，實現了單位功率因數運行，但響應速度相對較慢；而直接電流控制策略具有網側電流閉環控制，使網側電流動、靜態性能得到提高，實現對系統參數的不敏感，增強了電流控制系統的魯棒性，但算法相對復雜。在電網不平衡條件下，如果以傳統的電網電壓平衡控制策略設計PWM整流器，會使系統出現不正常的運行狀態。為了提高三相PWM整流器的運行性能，本文對電網電壓不平衡情況下三相PWM整流器運行控制策略進行了改進，研究了消除負序電流和抑制輸入功率二次諧波的控制策略，實現了線電流正弦、負序輸入電流為零及總無功功率輸入為最小的目標。為了提高VSCF風力發電系統的運行能力，本文對電網故障時雙饋風力發電系統低電壓穿越控制(LVRT)進行了研究，在不改變系統硬件結構的情況下，通過改變勵磁控制策略來實現LVRT；在電網故障時使電機和變換器安全穿越故障，保持不脫網運行，提高系統的穩定性和安全性。

標簽： 變速恒頻雙饋關鍵技術

上傳時間： 2013-07-09

上傳用戶：leileiq
高頻感應加熱電源鎖相控制技術的研究.rar

本文研究了高頻感應加熱電源的鎖相控制技術。分別建立了定角與定時控制技術的MOSFET電壓型諧振逆變器仿真模型，分析比較了兩者的優缺點，從而得出了定角控制技術為較優的結論；通過理論分析與實驗測量MOSFET損耗的方法對最優鎖相角度的選取進行了探索；最后設計了以DSP為核心的定角鎖相控制電路，并運用MATLAB軟件進行了仿真研究以及DSP代碼自動生成，驗證了方案的可行性。這種控制方法可以使逆變器工作在小感性準諧振狀態，降低了MOSFET損耗，具有線路簡單、響應迅速、控制靈活等優點，為工程運用打下了堅實的基礎。

標簽： 高頻感應加熱電源鎖相

上傳時間： 2013-05-29

上傳用戶：lw4463301
單相光伏并網逆變器的研究.rar

逆變器作為光伏陣列和電網接口的主要設備，它的性能決定著整個光伏發電系統的性能。為了將光伏陣列產生的電能最大限度地饋入電網，并提高其運行的穩定度、可靠性和精確度，必須對并網逆變器的主電路拓撲選擇、濾波器參數設計及其控制策略選取等進行深入研究。論文首先分析了光伏發電的國內外發展現狀和應用前景，對光伏并網發電系統的種類、結構和并網標準進行了綜述。針對眾多適用于光伏并網的逆變器拓撲進行了詳細的比較分析，最終確定了一臺單相滿載功率1kW、并網電壓220V的逆變器拓撲及其主電路參數，對其輸出濾波器參數進行設計，并對其進行了幅頻特性分析。其次，詳細分析和研究逆變器的并網控制策略，確定了在獨立工作模式下的瞬時電壓控制策略和在并網工作模式下的瞬時電流控制策略。根據選定的控制策略分別對其控制系統進行了建模和閉環參數設計，并利用Sabet軟件進行系統仿真，驗證了系統建模和設計的正確性。接著，在分析光伏陣列特性的基礎上，總結和比較了常用的幾種MPPT（Maximum Power Point Tracking）控制方法，通過擾動觀測法對并網逆變器輸出電流的控制，實現了光伏陣列的MPPT，并給出了設計方案和實驗驗證。最后，根據以上分析結果，研制了一臺基于DSP控制的光伏并網逆變器的試驗樣機，并詳述了其軟硬件的設計方案，給出了相關實驗結果。

標簽： 單相光伏并網逆變器

上傳時間： 2013-04-24

上傳用戶：天天天天
一種單相交流斬波變換器的研究.rar

本文致力于可并聯運行的斬控式單相交流斬波變換器的研究。交交變換技術作為電力電子技術一個重要的領域一直得到人們的關注，但大都將目光投向AC-DC-AC兩級變換上面。AC/AC直接變換具有單級變換、功率密度高、拓撲緊湊簡單、并聯容易等優勢，并且具有較強擴展性，故而在工業加熱、調光電源、異步電機啟動、調速等領域具有重要應用。斬控式AC/AC 電壓變換是一種基于自關斷半導體開關器件及脈寬調制控制方式的新型交流調壓技術。本文對全數字化的斬控式AC/AC 變換做了系統研究，工作內容主要有：對交流斬波電路的拓撲及其PWM方式做了詳細的推導，著重對不同拓撲的死區效應進行了分析，并且推導了不同負載情況對電壓控制的影響。重點推導了單相Buck型變換器和Buck-Boost 變換器的拓撲模型，并將單相系統的拓撲開關模式推導到三相的情況，然后分別對單相、三相的情況進行了Matlab仿真。建立了單相Buck 型拓撲的開關周期平均意義下的大信號模型和小信號模型，指導控制器的設計。建立了適合電路工作的基于占空比前饋的電壓瞬時值環、電壓平均值環控制策略。在理論分析和仿真驗證的基礎上，建立了一臺基于TMS320F2808數字信號處理器的實驗樣機，完成樣機調試，并完成各項性能指標的測試工作。

標簽： 單相交流斬波變換器

上傳時間： 2013-04-24

上傳用戶：visit8888
用一片CPLD實現數字鎖相環,用VHDL或V語言.rar

用一片CPLD實現數字鎖相環,用VHDL或V語言

標簽： CPLD VHDL 數字鎖相環

上傳時間： 2013-05-27

上傳用戶：hewenzhi
50V50A移相全橋ZVSDCDC變換器的設計.rar

隨著通訊技術和電力系統的發展，對通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應用于中大功率場合的全橋變換器與軟開關的結合解決了這一問題。因此，對其進行研究設計具有十分重要的意義。首先，論文闡述PWM DC/DC變換器的軟開關技術，且根據移相控制PWM全橋變換器的主電路拓撲結構，選定適合于本論文的零電壓開關軟開關技術的電路拓撲，并對其基本工作原理進行闡述，同時給出ZVS軟開關的實現策略。其次，對選定的主電路拓撲結構進行電路設計，給出主電路中各參量的設計及參數的計算方法，包括輸入、輸出整流橋及逆變橋的器件的選型，輸入整流濾波電路的參數設計、高頻變壓器及諧振電感的參數設計以及輸出整流濾波電路的參數設計。然后，論述移相控制電路的形成，對移相控制芯片進行選擇，同時對移相控制芯片UC3875進行詳細的分析和設計。對主功率管MOSFET的驅動電路進行分析和設計。最后，基于理論計算，對系統主電路進行仿真，研究其各部分設計的參數是否合乎實際電路。搭建移相控制ZV SDC/DC全橋變換器的實驗平臺，在系統實驗平臺上做了大量的實驗。實驗結果表明，論文所設計的DC/DC變換器能很好的實現軟開關，提高效率，使輸出電壓得到穩定控制，最后通過調整移相控制電路，可實現直流輸出的寬范圍調整，具有很好的工程實用價值。

標簽： ZVSDCDC 50V50A 移相全橋

上傳時間： 2013-08-04

上傳用戶：zklh8989
數字邏輯電路的ASIC設計.pdf.rar

書名:數字邏輯電路的ASIC設計/實用電子電路設計叢書作者:（日）小林芳直著，蔣民譯，趙寶瑛校出版社：科學出版社原價：30.00 出版日期：2004-9-1 ISBN：9787030133960 字數：348000 頁數：293 印次：版次：1 紙張：膠版紙開本：商品標識：8901735 編輯推薦 -------------------------------------------------------------------------------- 內容提要 -------------------------------------------------------------------------------- 本書是“實用電子電路設計叢書”之一。本書以實現高速高可靠性的數字系統設計為目標，以完全同步式電路為基礎，從技術實現的角度介紹ASIC邏輯電路設計技術。內容包括：邏輯門電路、邏輯壓縮、組合電路、Johnson計數器、定序器設計及應用等，并介紹了實現最佳設計的各種工程設計方法。本書可供信息工程、電子工程、微電子技術、計算技術、控制工程等領域的高等院校師生及工程技術人員、研制開發人員學習參考。目錄 -------------------------------------------------------------------------------- 第1章 ASIC=同步式設計=更高可靠性設計方法的實現 1.1 面向高性能系統的設計 1.2 同步電路的不足 1.3 同步電路設計 1.4 ASIC機能設計方法有待思考的地方第2章邏輯門電路詳解 2.1 邏輯門電路的最基本的知識 2.2 加法電路及其構成方法 2.3 其他輸入信號為３位的邏輯單元 2.4 復合邏輯門電路的調整第3章邏輯壓縮與奎恩·麥克拉斯基法 3.1 除去玻色項的方法 3.2 奎恩·麥克拉斯基法第4章組合電路設計 4.1 選擇器、解碼器、編碼器 4.2 比較和運算電路的設計第5章計數器電路的設計 5.1 計數器設計的基礎 5.2 各種各樣的計數器設計 5.3 LFSR(M系列發生器)的設計第6章江遜計數器 6.1 設計高可靠性的江遜計數器 6.2 沖刷順序的組成第7章定序器設計 7.1 定序器電路設計的基礎知識 7.2 把江遜計數器制作成狀態機 7.3 一比特熱位狀態機與江遜狀態機 7.4 跳躍動作的設計第8章定序器的高可靠化技術 8.1 高可靠性定序器概述 8.2 關注高可靠性江遜狀態機第9章定序器的應用設計 9.1 軟件處理與硬件處理 9.2 自動扶梯的設計 9.3 信號機的設計 9.4 數碼存錢箱的設計 9.5 數字鎖相環的設計第10章實現最佳設計的方法 10.1 如何杜絕運行錯誤的產生 10.2 16位乘法器的電路整定 10.3 冒泡分類器（bubble sorter）的電路設定參考文獻

標簽： ASIC 數字邏輯電路

上傳時間： 2013-06-15

上傳用戶：龍飛艇
FPGA內全數字延時鎖相環的設計.rar

現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。

標簽： FPGA 全數字延時

上傳時間： 2013-06-10

上傳用戶：yd19890720