功率變換器是開關(guān)磁阻電動機(jī)調(diào)速系統(tǒng)（SRD）中的重要組成部分，現(xiàn)有的各種功率變換器大都有這樣或那樣的問題與不足，關(guān)鍵是不能保證較好的性能價(jià)格比。本文通過對兩種常用的四相開關(guān)磁阻電動機(jī)（SR）功率變換器主電路進(jìn)行分析，優(yōu)化、綜合常用的主電路，給出了目前最優(yōu)的四相SR電機(jī)功率變換器主電路型式——最少主開關(guān)型，提高了經(jīng)濟(jì)性和實(shí)用性。結(jié)合作者的研制實(shí)踐，又給出了5.5KW 的SR電機(jī)新型功率變換器的實(shí)際電路、主要器件及其定額的選擇。通過實(shí)驗(yàn)成功地應(yīng)用此方案，基于降低SR電機(jī)轉(zhuǎn)矩波動的有效手段，同時(shí)實(shí)現(xiàn)電機(jī)實(shí)時(shí)雙相繞組通電穩(wěn)定運(yùn)行。關(guān)鍵詞：開關(guān)磁阻電動機(jī)；功率變換器；最少主開關(guān)；繞組雙相運(yùn)行
上傳時(shí)間： 2013-10-08
上傳用戶：jdm439922924
K60_Flash_Noika5110_超聲波測距_AB相正交解碼測速
標(biāo)簽： Flash_Noika 5110 60 AB
上傳時(shí)間： 2014-12-29
上傳用戶：windwolf2000
陣列信號處理是當(dāng)前信號處理的熱門方向，為信號處理帶來極大的方便，陣列信號處理中的各通道不一致問題將會給陣列信號處理帶來影響，很多文獻(xiàn)中介紹過關(guān)于自適應(yīng)幅相誤差校正的理論及方法，但實(shí)現(xiàn)起來都比較耗費(fèi)資源和時(shí)間，且效果有待實(shí)踐驗(yàn)證。提出一種工程上可實(shí)現(xiàn)且計(jì)算量較小的通道校正方法-查表法。通過仿真，結(jié)果表明此方法可以對特定來向的有用信號進(jìn)行較為準(zhǔn)確的校正。
上傳時(shí)間： 2014-01-12
上傳用戶：fxf126@126.com
!!研究了一種新型高功率微波相移器%%%同軸插板式相移器!其設(shè)計(jì)思想為&在同軸波導(dǎo)內(nèi)插入金屬導(dǎo)體板!將同軸波導(dǎo)分為幾個(gè)扇形截面波導(dǎo)!由于扇形截面波導(dǎo)中傳輸?shù)?2!!模相速度與同軸82; 模的相速度不同!通過改變插入金屬板的長度就可以實(shí)現(xiàn)相移的調(diào)節(jié).
上傳時(shí)間： 2013-10-29
上傳用戶：banlangen
單相逆變器光伏仿真程序
上傳時(shí)間： 2013-11-20
上傳用戶：362279997
編碼器倍頻、鑒相電路在FPGA中的實(shí)現(xiàn)
標(biāo)簽： FPGA 編碼器 倍頻 中的實(shí)現(xiàn)
上傳時(shí)間： 2013-10-27
上傳用戶：royzhangsz
文章詳細(xì)介紹了一種以Xilinx 公司生產(chǎn)的CPLD 器件XC9536 為核心來產(chǎn)生電機(jī)繞組參考電流, 進(jìn)而實(shí)現(xiàn)具有繞組電流補(bǔ)償功能的兩相混合式步進(jìn)電動機(jī)10 細(xì)分和50 細(xì)分運(yùn)行方式的方法。實(shí)踐證明, 該方法可以有效地提高兩相混合式步進(jìn)電動機(jī)系統(tǒng)的運(yùn)行效果。
標(biāo)簽： CPLD 器件 中的應(yīng)用 步進(jìn)電動
上傳時(shí)間： 2013-11-16
上傳用戶：trepb001
數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語言對優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準(zhǔn)確地鎖定相位，具有良好的性能。
標(biāo)簽： FPGA 數(shù)字 三相 優(yōu)化設(shè)計(jì)
上傳時(shí)間： 2013-10-22
上傳用戶：emhx1990
介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法。詳細(xì)描述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA加以實(shí)面。
標(biāo)簽： FPGA 全數(shù)字 鎖相環(huán)路
上傳時(shí)間： 2013-10-20
上傳用戶：yl8908
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
