數字信號發生器是數字信號處理中不可缺少的調試設備。在某工程項目中，為了提供特殊信號，比如雷達信號，就需要設計專用的數字信號發生器，用以達到發送雷達信號的要求。在本文中提出了使用PCI接口的專用數字信號發生器方案。 該方案的目標是能夠采錄雷達信號，把信號發送到主機作為信號文件存儲起來，然后對這個信號文件進行航跡分離，得到需要的航跡信號文件。同時，信號發生器具有發送信號的功能，可以把不同形式的信號文件發送到檢測端口，用于設備調試。 在本文中系統設計主要分為硬件和軟件兩個方面來介紹： 硬件部分采用了FPGA邏輯設計加上外圍電路來實現的。在硬件設計中，最主要的是FPGA邏輯設計，包括9路主從SPI接口信號的邏輯控制，片外SDRAM的邏輯控制，PCI9054的邏輯控制，以及這些邏輯模塊間信號的同步、發送和接收。在這個過程中信號的方向是雙向的，所選用的芯片都具有雙向數據的功能。 在本文中軟件部分包括驅動軟件和應用軟件。驅動軟件采用PLXSDK驅動開發，通過控制PCI總線完成數據的采錄和發送。應用軟件中包括數據提取和數據發送，采用卡爾曼濾波器等方法。 通過實驗證明該方案完全滿足數據傳輸的要求，達到SPI傳輸的速度要求，能夠完成航跡提取，以及數據傳輸。
上傳時間： 2013-07-14
上傳用戶：腳趾頭
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-07-09
上傳用戶：sdfsdfs
隨著現代計算機技術、微電子技術的進一步結合和發展，可編程邏輯技術已成為當前電子設計領域中最具活力和發展前途的技術。通過采用FPGA/EDA技術，對通信卡的PCI接口、E1接口、外部邏輯電路進行集成，并利用目前通用計算機強大的數字信息處理能力，可大大簡化CTI硬件的設計，降低制造成本，提高系統可靠性。 據此，本論文提出了基于FPGA/EDA技術的PCI-E1接口設計方法，文中對PCI總線接口、E1接口及兩接口的互連等相關技術進行了深入分析，對各功能模塊和系統進行了VHDL建模與仿真。 同時，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設計原理和基于DriverWorks的WDM驅動程序的設計方法。 本論文涉及的軟件、硬件系統已經開發、調試完成。測試結果表明：1、論文所研究的PCI接口(主/從設備)在進行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發數據傳送等操作中，各項性能符合PCI2.3規范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數符合CCITT相關規范要求。 3、論文所研究的PCI-E1接口在與現網設備、模塊的對接測試中，性能穩定。基于本論文的產品已經正式發布。國內部分廠家已對該產品進行了多方面的綜合測試，并計劃將其應用到實際的生產和研究中。 本論文對于CTI硬件的設計是一項嘗試和革新。測試和應用證明該方法行之有效，符合設計目標，具有較廣闊的應用前景。
上傳時間： 2013-06-02
上傳用戶：wpwpwlxwlx
RFID被列為本世紀十大重要技術項目之一，經濟部技術處為國內科技研發推動之火車頭，92年度起即開始透過工研院系統中心推動高頻 RFID的研發計劃，研發內容包括IC芯片、天線、讀取機(Reader)等重
標簽： RFID
上傳時間： 2013-08-04
上傳用戶：14786697487
當前，在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議，它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會（PICMG）開發，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統業務的要求。ATCA作為標準串行總線結構，支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
上傳時間： 2013-05-29
上傳用戶：frank1234
隨著微電子技術的發展，可編程邏輯器件取得了迅速的發展，其功能日益強大，FPGA內部可用邏輯資源飛速增長，近來推出的FPGA都針對數字信號處理的特點做了特定設計，集成了存儲器、鎖相環（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發軟件使用硬件描述語言，可以實現特定的信號處理算法，如FFT、FIR等算法，為電子設計工程師提供了新的選擇。實時圖像處理系統采用FPGA+DSP的結構來完成整個復雜的圖像處理算法。將圖像處理算法進行分類，FPGA和DSP份協作發揮各自的長處，對于算法實現簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現，DSP則用來處理經過預處理后的圖像數據，來運行算法結構復雜，乘加運算多的算法。整個系統主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應用，完成了Stratix芯片的選型。設計了數字圖像處理板的電路原理圖和PCB設計圖。并對電路板進行調試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設計，并調試成功，應用到FPGA的調試下載配置中，取得了良好的實驗與經濟效果。（3）充分利用FPGA的設計開發軟件與工具，完成了中值濾波、形態學濾波和自適應閾值的FPGA實現，并給出了詳細的實現過程。將算法下載到FPGA芯片，經過試驗調試，達到要求。（4）研究了PCI接口通訊的實現方式，選用PCI9054芯片實現通訊，完成PCI接口電路設計，經過調試，實現了中斷、DMA等方式，滿足了數據傳輸的要求。（5）學習了C6701DSP芯片的工作特性以及內部功能結構，完成了DSP外圍存儲器的擴展、時鐘信號發生以及電源模塊等外圍電路的設計。
上傳時間： 2013-07-16
上傳用戶：xiaowei314
在現代工業測控領域，人們對數據采集的要求越來越高；不僅要求高速、高精度還要求采集設備便攜化、網絡化和智能化，此外還需要友好的人機界面。傳統的8/16位單片機因資源極度受限，難以滿足上述要求；而PCI或ISA數據采集卡，則存在著安裝麻煩、價格昂貴且電磁兼容性差等缺點。32位嵌入式微處理器的出現很好地解決了上述矛盾，本文的研究正是基于ARM的嵌入式數據采集系統的設計。 本文以齒輪箱或機械轉軸的振動信號為采集對象設計了基于ARM處理器和嵌入式Linux的數據采集系統。該系統硬件平臺以S3C2410主控板和自行研制的振動信號調理板為核心，在此基礎上擴展了UART、RS485、USB、TCP/IP以及單總線通信接口，適應多種條件下的數據傳輸。同時系統提供了LCD顯示和觸摸屏輸入模塊，具備良好的人機交互功能。軟件方面，搭建Linux交叉開發環境，實現了基于Linux操作系統的Bootloader的移植。最后，根據課題需要，完成了A/D采樣和單總線驅動程序的設計。 本嵌入式數據采集系統存儲容量大，硬件接口豐富，軟件資源配置靈活，設計方案具有很好的通用性和可擴展性。
上傳時間： 2013-05-28
上傳用戶：D&L37
采用NUMEGA Software 公司出品的VxD(virtual device driver)開發軟件包VtoolsD，開發出了DMA 方式下的PCL_818L 數據采集卡虛擬設備驅
上傳時間： 2013-04-24
上傳用戶：s363994250
嵌入式網絡視頻監控系統是一種以嵌入式技術、視頻編碼技術和網絡傳輸技術為核心的新型視頻監控系統，它在穩定性、實時性、處理速度、功能、價格、擴展性等方面和傳統的視頻監控系統相比有著突出的優勢，同時也代表著目前視頻監控系統研究和發展的方向。 本文研究并實現了以微處理器S3C2440和嵌入式Linux操作系統為核心的嵌入式網絡視頻監控系統。論文首先介紹了嵌入式視頻監控技術的發展趨勢和研究現狀，而后闡述了該系統硬件總體設計方案，討論了基于嵌入式Linux操作系統的開發平臺的構建，詳細論述了視頻采集、編碼、存儲、傳輸等單元的軟硬件設計，重點論述了基于AL9V576的視頻編碼模塊和基于TW2835的視頻處理模塊的設計。 本文研究的主要內容如下： 1、研究視頻采集單元的優化方法，設計采用音視頻控制器TW2835采集四路模擬視頻輸入信號并疊加OSD環境信息顯示，提高了視頻處理的功能和視頻質量； 2、研究雙核構架，采用混合信號系統級芯片C8051F340控制TW2835、采集環境信息并與S3C2440串口通信，使視頻采集單元模塊化設計，增加了產品設計的靈活性，減小了主控芯片的負擔和軟件設計的復雜性，便于產品功能的擴展和二次開發； 3、研究并分析了MPEG-4的硬件實現方式，采用高品質、高性能、低功率視頻壓縮芯片AL9V576進行MPEG-4編碼，大幅提升了壓縮效率，另外還設計了SRAM主機接口與主控芯片通信，突破了傳統芯片大多采用的PCI接口的限制，方便模塊的組合； 4、研究并設計了CF卡存儲方案，實現了一種在嵌入式視頻服務器上的視頻檢索和存儲方法。
上傳時間： 2013-05-16
上傳用戶：cuicuicui
本文詳細介紹了Linux平臺下內核空間設備驅動程序的開發。在比較proc和dev兩種文件系統的基礎上，分別以PCI設備和USB設備的驅動程序開發為實例來介紹利用兩種文件系統開發字符設備驅動程序的方法。
上傳時間： 2013-04-24
上傳用戶：1583060504
