由寄存器,全加器,移位寄存器,計(jì)數(shù)器,觸發(fā)器和門電路構(gòu)成補(bǔ)碼一位除法器,將開(kāi)關(guān)設(shè)定的補(bǔ)碼形式出現(xiàn)的除數(shù),被除數(shù)存入相應(yīng)寄存器中.能用單脈沖按步演示運(yùn)算全過(guò)程.
標(biāo)簽： 寄存器 補(bǔ)碼 全加器 單脈沖
上傳時(shí)間： 2013-12-24
上傳用戶：bjgaofei
基于fpga和sopc的用VHDL語(yǔ)言編寫的EDA移位相加硬件乘法器
標(biāo)簽： fpga VHDL sopc EDA
上傳時(shí)間： 2013-11-29
上傳用戶：13517191407
介紹了除法器的設(shè)計(jì)，采用verilogHDL語(yǔ)言，利用modelsim仿真驗(yàn)證，壓縮包中包含了流程圖
標(biāo)簽： 除法器
上傳時(shí)間： 2016-02-04
上傳用戶：chenlong
32位除法器 被除數(shù)和除數(shù)均為16位整數(shù)，16位小數(shù) 商為32位整數(shù)，16位小數(shù) 余數(shù)為16位整數(shù)，16位小數(shù) Verilog HDL 代碼
標(biāo)簽： 除法器 整數(shù)
上傳時(shí)間： 2014-02-19
上傳用戶：稀世之寶039
32位除法器的測(cè)試程序， 由隨機(jī)向量產(chǎn)生函數(shù)產(chǎn)生一組隨機(jī)數(shù) 來(lái)驗(yàn)證計(jì)算書(shū)否正確
標(biāo)簽： 除法器 測(cè)試程序
上傳時(shí)間： 2013-12-12
上傳用戶：youmo81
無(wú)符號(hào)類型的除法器,有VHDL語(yǔ)言描述了無(wú)符號(hào)的除法器,包括測(cè)試文件
標(biāo)簽： VHDL 符號(hào) 除法器 測(cè)試
上傳時(shí)間： 2016-04-11
上傳用戶：qq1604324866
[VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過(guò)--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時(shí)鐘使能的4位加法計(jì)數(shù)器][9--數(shù)控分頻器][10--4位十進(jìn)制頻率計(jì)][11--譯碼掃描顯示電路][12--用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè)器的設(shè)計(jì)][13--用狀態(tài)機(jī)對(duì)ADC0832電路控制實(shí)現(xiàn)SIN函數(shù)發(fā)生器][14--用狀態(tài)機(jī)實(shí)現(xiàn)ADC0809的采樣電路設(shè)計(jì)][15--DMA方式A/D采樣控制電路設(shè)計(jì)][16--硬件電子琴][17--樂(lè)曲自動(dòng)演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計(jì)][23--模擬波形發(fā)生器][24--模擬示波器][25--通用異步收發(fā)器(UART)][26--8位CPU設(shè)計(jì)(COP2000)]
標(biāo)簽： xilinx VHDL 01 02
上傳時(shí)間： 2014-09-06
上傳用戶：han_zh
此代碼用于實(shí)現(xiàn)基2的SRT除法器設(shè)計(jì)，可以實(shí)現(xiàn)400MHz以上的32位定點(diǎn)無(wú)符號(hào)數(shù)除法器（除數(shù)、被除數(shù)和余數(shù)均由16位整數(shù)和16位小數(shù)組成，商由32位整數(shù)和16位小數(shù)構(gòu)成,包括源代碼和測(cè)試文件，可以直接仿真。
標(biāo)簽： SRT 代碼 除法器
上傳時(shí)間： 2013-12-10
上傳用戶：playboys0
除法器的設(shè)計(jì)本文所采用的除法原理是：對(duì)于八位無(wú)符號(hào)被除數(shù)A，先對(duì)A轉(zhuǎn)換成高八位是0低八位是A的數(shù)C，在時(shí)鐘脈沖的每個(gè)上升沿C 向左移動(dòng)一位，最后一位補(bǔ)零，同時(shí)判斷C的高八位是否大于除數(shù)B，如是則C的高八位減去B，同時(shí)進(jìn)行移位操作，將C的第二位置1。否則，繼續(xù)移位操作。經(jīng)過(guò)八個(gè)周期后，所得到的C的高八位為余數(shù)，第八位為商。從圖(1)可清楚地看出此除法器的工作原理。此除法器主要包括比較器、減法器、移位器、控制器等模塊。
標(biāo)簽： 除法器 除法 符號(hào)
上傳時(shí)間： 2014-11-23
上傳用戶：皇族傳媒
定點(diǎn)除法器程序，分為被除數(shù)大于除數(shù)和除數(shù)大于被除數(shù)兩種情況
標(biāo)簽： 定點(diǎn) 除法器 程序
上傳時(shí)間： 2016-06-09
上傳用戶：wweqas
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
