使用Verilog HDL 實(shí)現(xiàn)AES硬體加解密
標(biāo)簽： Verilog HDL AES 加解密
上傳時(shí)間： 2016-08-25
上傳用戶：gdgzhym
powerpc 405 優(yōu)化過的硬浮點(diǎn)庫，有我自己寫的代碼補(bǔ)充，速度比GCC自己帶的庫快了40％！
標(biāo)簽： powerpc 405 浮點(diǎn)
上傳時(shí)間： 2013-12-30
上傳用戶：hongmo
這是個(gè)擴(kuò)頻系統(tǒng)中的PN碼仿真程序，提供了詳盡的擴(kuò)頻碼生成過程，相信對(duì)大家有所幫助
標(biāo)簽： 擴(kuò)頻系統(tǒng) PN碼 仿真程序
上傳時(shí)間： 2016-08-29
上傳用戶：gonuiln
T6963C.c 液晶驅(qū)動(dòng)程序驅(qū)動(dòng)程序包括格式化輸出函數(shù)
標(biāo)簽： 6963 液晶驅(qū)動(dòng) 格式化 函數(shù)
上傳時(shí)間： 2016-08-30
上傳用戶：許小華
恢復(fù)誤刪除或誤格式化且文件格式為fat32的數(shù)據(jù)。
標(biāo)簽： fat 32 刪除 格式化
上傳時(shí)間： 2014-01-13
上傳用戶：huyiming139
恢復(fù)誤刪除或誤格式化且文件格式為FAT16格式的文件數(shù)據(jù)
標(biāo)簽： FAT 16 刪除 格式化
上傳時(shí)間： 2016-09-01
上傳用戶：陽光少年2016
[第1章]SPCE061A 硬體結(jié)構(gòu)介紹 [第2章]指令系統(tǒng) [第3章]u’nSP IDE 工具介紹 [第4章]SPCE061A各功能舉例介紹 [第5章]語音處理應(yīng)用介紹 [第6章]語音壓縮工具 [第7章] 61板介紹 全部都是PPT
標(biāo)簽： SPCE 061A 061 IDE
上傳時(shí)間： 2013-12-24
上傳用戶：xjz632
sopc sdram 硬核的verilog 源碼
標(biāo)簽： verilog sdram sopc 源碼
上傳時(shí)間： 2014-01-26
上傳用戶：shus521
這是一個(gè)C語言格式化工具，可以節(jié)省編程人員調(diào)整程序格式的時(shí)間，只要導(dǎo)入點(diǎn)擊格式化就OK了。
標(biāo)簽： C語言 格式化工具
上傳時(shí)間： 2013-12-13
上傳用戶：yan2267246
這個(gè)文件中是UltraEdit的一些格式化文件說明 由于原來的 UltraEdit 不支持 HDL 語言的格式化顯示，把文件解壓得到的 wordfile.txt替換其安裝目錄下的 wordfile.txt 文件即可
標(biāo)簽： UltraEdit HDL 格式化 語言
上傳時(shí)間： 2014-08-28
上傳用戶：lijinchuan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
