提出了一種改進的基于直接頻率合成技術(DDS)的任意波形發生器在現場可編程門陣列(FPGA)上的實現方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數據寫入片外存儲器,當調用時再將相應的數據移入FPGA的片上RAM,取代分區塊的將所有類型波形數據同時存儲在片上RAM中的傳統方法;再利用正弦波和三角波的波形在4個象限的對稱性以及鋸齒波的線性特性,通過硬件反相器對波形數據和尋址地址值進行處理,實現了以1/4的數據量還原出精度不變的模擬信號,從而將整體的存儲量減小為原始設計方案的5%。經驗證,這種改進方法正確可行,能夠大大降低開發成本。
上傳時間: 2013-12-25
上傳用戶:日光微瀾
PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規範”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產. (2) “錫偷LAYOUT RULE建議規範”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規範”:為製造單位為提高量產良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規範”: Connector零件在未來應用逐漸廣泛, 又是SMT生產時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.
上傳時間: 2013-10-28
上傳用戶:zhtzht
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間: 2013-10-22
上傳用戶:pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間: 2013-12-20
上傳用戶:康郎
PCB LAYOUT 基本規範項次 項目 備註1 一般PCB 過板方向定義: PCB 在SMT 生產方向為短邊過迴焊爐(Reflow), PCB 長邊為SMT 輸送帶夾持邊. PCB 在DIP 生產方向為I/O Port 朝前過波焊爐(Wave Solder), PCB 與I/O 垂直的兩邊為DIP 輸送帶夾持邊.1.1 金手指過板方向定義: SMT: 金手指邊與SMT 輸送帶夾持邊垂直. DIP: 金手指邊與DIP 輸送帶夾持邊一致.2 SMD 零件文字框外緣距SMT 輸送帶夾持邊L1 需≧150 mil. SMD 及DIP 零件文字框外緣距板邊L2 需≧100 mil.3 PCB I/O port 板邊的螺絲孔(精靈孔)PAD 至PCB 板邊, 不得有SMD 或DIP 零件(如右圖黃色區).PAD
上傳時間: 2014-12-24
上傳用戶:jokey075
電路板級的電磁兼容設計:本應用文檔從元件選擇、電路設計和印制電路板的布線等幾個方面討論了電路板級的電磁兼容性(EMC)設計。本文從以下幾個部分進行論述:第一部分:電磁兼容性的概述第二部分:元件選擇和電路設計技術第三部分:印制電路板的布線技術附錄A:電磁兼容性的術語附錄B:抗干擾的測量標準第一部分 — 電磁干擾和兼容性的概述電磁干擾是現代電路工業面對的一個主要問題。為了克服干擾,電路設計者不得不移走干擾源,或設法保護電路不受干擾。其目的都是為了使電路按照預期的目標來工作——即達到電磁兼容性。通常,僅僅實現板級的電磁兼容性這還不夠。雖然電路是在板級工作的,但是它會對系統的其它部分輻射出噪聲,從而產生系統級的問題。另外,系統級或是設備級的電磁兼容性必須要滿足某種輻射標準,這樣才不會影響其他設備或裝置的正常工作。許多發達國家對電子設備和儀器有嚴格的電磁兼容性標準;為了適應這個要求,設計者必須從板級設計開始就考慮抑制電子干擾。
上傳時間: 2013-10-12
上傳用戶:xiaoyaa
零電壓開關控制的DC/DC變換器在中大功率應用場合受到越來越多的關注,并被廣泛地應用到工程中,其可靠性受到人們的重視。本文介紹了零電壓開關控制的原理和現在較為常用的零電壓開關控制芯片UCC3895芯片,并用該芯片完成一臺15V/48V的DC/DC變換器設計,給出了電路主要參數的設計和初步的實驗結果。
上傳時間: 2013-11-05
上傳用戶:devin_zhong
LT3474 是一款支持多種電源的降壓型 1ALED 驅動器,具有一個 4V 至 36V 的寬輸入電壓範圍,並可通過編程以高達 88% 的效率來輸送 35mA 至1A 的 LED 電流
上傳時間: 2013-11-09
上傳用戶:xhwst
本設計要點介紹了兩款能夠增加太陽能電池板接收能量的簡單電路。在這兩款電路中,均由太陽能電池板給電池充電,再由電池在沒有陽光照射的情況下提供應用電路運作所需的電源。
上傳時間: 2013-11-16
上傳用戶:KSLYZ
對於輸出電壓處於輸入電壓範圍之內 (這在鋰離子電池供電型應用中是一種很常見的情形) 的 DC/DC 轉換器設計,可供采用的傳統解決方案雖有不少,但迄今為止都不能令人非常滿意
上傳時間: 2013-11-19
上傳用戶:urgdil