C語(yǔ)言編程基礎(chǔ)：1. 十六進(jìn)制表示字節(jié)0x5a：二進(jìn)制為01011010B；0x6E為01101110。 2. 如果將一個(gè)16位二進(jìn)數(shù)賦給一個(gè)8位的字節(jié)變量，則自動(dòng)截?cái)酁榈?位，而丟掉高8位。 3. ++var表示對(duì)變量var先增一；var—表示對(duì)變量后減一。 4. x |= 0x0f;表示為 x = x | 0x0f; 5. TMOD = ( TMOD & 0xf0 ) | 0x05;表示給變量TMOD的低四位賦值0x5，而不改變TMOD的高四位。 6. While( 1 ); 表示無(wú)限執(zhí)行該語(yǔ)句，即死循環(huán)。語(yǔ)句后的分號(hào)表示空循環(huán)體，也就是{;} 在某引腳輸出高電平的編程方法：（比如P1.3（PIN4）引腳）1. #include <AT89x52.h> //該頭文檔中有單片機(jī)內(nèi)部資源的符號(hào)化定義，其中包含P1.3 2. void main( void ) //void 表示沒(méi)有輸入?yún)?shù)，也沒(méi)有函數(shù)返值，這入單片機(jī)運(yùn)行的復(fù)位入口 3. { 4. P1_3 = 1; //給P1_3賦值1，引腳P1.3就能輸出高電平VCC 5. While( 1 ); //死循環(huán)，相當(dāng) LOOP: goto LOOP; 6. } 注意：P0的每個(gè)引腳要輸出高電平時(shí)，必須外接上拉電阻（如4K7）至VCC電源。在某引腳輸出低電平的編程方法：（比如P2.7引腳）代碼1. #include <AT89x52.h> //該頭文檔中有單片機(jī)內(nèi)部資源的符號(hào)化定義，其中包含P2.7 2. void main( void ) //void 表示沒(méi)有輸入?yún)?shù)，也沒(méi)有函數(shù)返值，這入單片機(jī)運(yùn)行的復(fù)位入口 3. { 4. P2_7 = 0; //給P2_7賦值0，引腳P2.7就能輸出低電平GND 5. While( 1 ); //死循環(huán)，相當(dāng) LOOP: goto LOOP; 6. } 在某引腳輸出方波編程方法：（比如P3.1引腳）代碼1. #include <AT89x52.h> //該頭文檔中有單片機(jī)內(nèi)部資源的符號(hào)化定義，其中包含P3.1 2. void main( void ) //void 表示沒(méi)有輸入?yún)?shù)，也沒(méi)有函數(shù)返值，這入單片機(jī)運(yùn)行的復(fù)位入口 3. { 4. While( 1 ) //非零表示真，如果為真則執(zhí)行下面循環(huán)體的語(yǔ)句 5. { 6. P3_1 = 1; //給P3_1賦值1，引腳P3.1就能輸出高電平VCC 7. P3_1 = 0; //給P3_1賦值0，引腳P3.1就能輸出低電平GND 8. } //由于一直為真，所以不斷輸出高、低、高、低……，從而形成方波 9. } 將某引腳的輸入電平取反后，從另一個(gè)引腳輸出：（ 比如 P0.4 = NOT( P1.1) ）
標(biāo)簽： 51單片機(jī)C語(yǔ)言 編程實(shí)例
上傳時(shí)間： 2013-11-02
上傳用戶：zengduo
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語(yǔ)言對(duì)MC8051 IP Core進(jìn)行編程，以其作為控制核心，實(shí)現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語(yǔ)言進(jìn)行編程，設(shè)計(jì)了以MC8051 IP Core為核心的控制模塊、計(jì)數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實(shí)現(xiàn)了頻率的自動(dòng)測(cè)量，測(cè)量范圍為0.1Hz~50MHz，測(cè)量誤差0.01%。并實(shí)現(xiàn)測(cè)頻率、周期、占空比等功能。
上傳時(shí)間： 2013-10-14
上傳用戶：1214209695
伺服舵機(jī)作為基本的輸出執(zhí)行機(jī)構(gòu)廣泛應(yīng)用于 遙控航模以及人形機(jī)器人的控制中。舵機(jī)是一種位 置伺服的驅(qū)動(dòng)器，其控制信號(hào)是PWM信號(hào).，利 用占空比的變化改變舵機(jī)的位置，也可使用FPGA、 模擬電路、單片機(jī)來(lái)產(chǎn)生舵機(jī)的控制信號(hào)舊。應(yīng) 用模擬電路產(chǎn)生PWM信號(hào)，應(yīng)用的元器件較多， 會(huì)增加電路的復(fù)雜程度；若用單片機(jī)產(chǎn)生PWM信 號(hào)，當(dāng)信號(hào)路數(shù)較少時(shí)單片機(jī)能滿足要求，但當(dāng) PWM信號(hào)多于4路時(shí)，由于單片機(jī)指令是順序執(zhí) 行的，會(huì)產(chǎn)生較大的延遲，從而使PWM信號(hào)波形 不穩(wěn)，導(dǎo)致舵機(jī)發(fā)生顫振。
上傳時(shí)間： 2014-12-28
上傳用戶：ainimao
介紹了多入多出-正交頻分復(fù)用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機(jī)的實(shí)現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）芯片和IP（知識(shí)產(chǎn)權(quán)）核，提出了一種切實(shí)可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機(jī)的FPGA實(shí)現(xiàn)方法。重點(diǎn)論述了適合于FPGA實(shí)現(xiàn)的對(duì)角空時(shí)分層編碼（D-BLAST）的方法和實(shí)現(xiàn)原理以及各個(gè)主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明，本設(shè)計(jì)具有設(shè)計(jì)簡(jiǎn)單、快速、高效和實(shí)時(shí)性好等特點(diǎn)。
標(biāo)簽： MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機(jī)
上傳時(shí)間： 2013-10-13
上傳用戶：Aeray
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語(yǔ)常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語(yǔ)包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2014-01-01
上傳用戶：maqianfeng
傳統(tǒng)空時(shí)自適應(yīng)處理（STAP）算法不能抑制和導(dǎo)航信號(hào)同一方向的窄帶干擾并且輸出信干噪比不理想。針對(duì)此問(wèn)題，本文提出了一種結(jié)合加權(quán)波束的改進(jìn)STAP抗干擾算法。這種新的算法能有效地抑制窄帶和寬帶干擾，并提升了輸出信干噪比（SINR）。
標(biāo)簽： STAP 加權(quán) 波束形成 抗干擾
上傳時(shí)間： 2013-11-05
上傳用戶：yph853211
本文采用分圓格方法，設(shè)計(jì)了一種簡(jiǎn)化型具全分集、滿速率特性的四發(fā)四收準(zhǔn)正交空時(shí)分組碼。該準(zhǔn)正交空時(shí)分組碼不僅比傳統(tǒng)的基于星座調(diào)制技術(shù)的四發(fā)四收準(zhǔn)正交空時(shí)碼具有更大的分集增益上界，而且比已有的八發(fā)一收分圓準(zhǔn)正交空時(shí)碼在誤碼率和信道容量、以及中斷概率等方面皆具有顯著的優(yōu)越性。
上傳時(shí)間： 2014-12-29
上傳用戶：dragonhaixm
空時(shí)二維自適應(yīng)處理技術(shù)（STAP）具有優(yōu)越的雜波抑制性能，作為一種關(guān)鍵動(dòng)目標(biāo)檢測(cè)技術(shù)，在機(jī)載和天基雷達(dá)中得到了廣泛的應(yīng)用。首先介紹了機(jī)載雷達(dá)的雜波幾何模型，闡述了機(jī)載相控陣?yán)走_(dá)STAP技術(shù)的基本原理，然后從其弱點(diǎn)和局限性出發(fā)探討了對(duì)其可能的幾種干擾方式，并詳細(xì)解釋了其干擾機(jī)理，為機(jī)載相控陣?yán)走_(dá)STAP干擾技術(shù)的具體實(shí)現(xiàn)打下了基礎(chǔ)，具有一定的工程應(yīng)用價(jià)值。
標(biāo)簽： STAP 機(jī)載 干擾方法 相控陣?yán)走_(dá)
上傳時(shí)間： 2013-10-13
上傳用戶：zhangliming420
結(jié)合為空-空多機(jī)試飛研制的實(shí)時(shí)差分GPS無(wú)線數(shù)據(jù)鏈,介紹了UHF數(shù)據(jù)鏈作用距離、天線增益及方向圖、傳播路徑損耗及裕量等幾個(gè)重要性能參數(shù)的確定方法,可為UHF數(shù)據(jù)鏈設(shè)計(jì)提供參考。
標(biāo)簽： UHF 數(shù)據(jù)鏈 性能參數(shù)
上傳時(shí)間： 2013-11-14
上傳用戶：butterfly2013
摘 要： 針對(duì)非同分布的Nakagami信道，基于矩生成函數(shù)MGF(Moment Generation Function)的分析方法，提出正交空時(shí)分組碼系統(tǒng)STBC(Space-Time Block Coding)的一種快速性能評(píng)估算法，不需要涉及超幾何函數(shù)積分運(yùn)算，可在中高信噪比時(shí)，快速準(zhǔn)確地估計(jì)STBC系統(tǒng)的符號(hào)錯(cuò)誤概率性能。在平坦瑞利衰落信道下的計(jì)算機(jī)仿真表明，該算法與已有的STBC系統(tǒng)的近似估計(jì)算法相比，具有較優(yōu)的性能。 關(guān)鍵詞： 正交空時(shí)分組碼； MIMO； MGF； 誤符號(hào)率
上傳時(shí)間： 2014-12-29
上傳用戶：如果你也聽(tīng)說(shuō)
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
