<rt id="6uiu4"></rt>
Allegro 里面如何在端接匹配的情況下調等長線
上傳時間： 2013-09-06
上傳用戶：gdgzhym
主要是客戶端,服務器端只是為了測試客戶端,服務器讀一個文件發送給客戶端,客戶端接收到后,存為一個新的文件.配置信息存在config.txt里.
上傳時間： 2015-10-22
上傳用戶：zm7516678
高速數字電路板設計 內容包括：電源網絡的布線；信號線的阻抗計算；信號的反射、端接；交調和濾波等。此文對電路板（特別是高速電路板）的設計具有非常實用的理論指導作用。經本人推薦后已成為同事人手一冊的“紅寶書”。
上傳時間： 2013-12-13
上傳用戶：wanqunsheng
服務端(發送方)和客戶端(接收方)定好數據庫結構及內容格式后，由服務端將數據庫生成指定XML格式文件后， 通過Socket發給客戶端。客戶端接收成功后，用收到的XML庫格式文件，生成數據庫。
上傳時間： 2013-12-16
上傳用戶：haoxiyizhong
Allegro 里面如何在端接匹配的情況下調等長線
上傳時間： 2014-01-12
上傳用戶：rocketrevenge
本文主要圍繞車用CAN總線抗電磁干擾能力進行了研究。 首先，在在參考國內外相關研究資料的基礎上，依據FORD公司的ES-XW7T-1A278-AC電磁兼容標準、IS07637-3對非電源線的瞬態傳導抗干擾測試標準和IS011452-4大電流注入(BCI)電磁兼容性標準，利用瑞士EMTEST公司的UCS-200M、CSW500D等設備，搭建了3個用于測試CAN總線抗干擾能力的實驗平臺。 在所搭建的測試平臺上，著重從CAN總線通訊介質選擇和CAN節點抗干擾設計兩個方面進行了理論分析和對比實驗研究，得出了當采用屏蔽雙絞線和非屏蔽雙絞線作為總線通訊介質時，影響其抗干擾能力的因素；當CAN總線節點采用的不同的物理層參數時，如光耦、共模線圈、磁珠、濾波電容、分裂端接電阻、不同的總線發送電平、不同的CAN收發器等，對CAN總線抗干擾能力的影響，給出了一些增強CAN節點電路抗干擾能力的建議及一種推薦電路。 最后提出了一種新的提高CAN總線抗干擾能力的方法，即通過把CAN總線的CANH和CANL數據線分別通過一個電阻連接到總線收發器的地和電源端，使總線的差分電平整體下拉，從而降低總線收發器對某些干擾引起的電平波動所產生的誤判斷以達到增強抗電磁干擾的目的。并在基于FORD公司的ES-XW7T-1A278-AC電磁兼容標準所搭建的CAN總線測試平臺上進行實驗，驗證了其有效性。
上傳時間： 2013-06-19
上傳用戶：zhang469965156
EP51 編程器使用說明 1、支持的芯片型號 支持目前最為經典和市場占有量最大的ATMEL 公司生產的AT89C51、C52、C55 和最新的 AT89S51、S52；AT89C1051、AT89C2051、AT89C4051 芯片，它們的燒寫軟件為Easy 51Pro V2.0。 是目前最為經濟，美觀和方便實用的小型51單片機編程器。通過跳針帽設置，還可以燒寫DIP 封裝的STC89C51、STC89C52 或者和這兩種封裝一樣的STC 系列單片機，STC 單片機也是插 在DIP40 活動IC 座上，通過串口線或者USB 轉串口線給它們燒寫程序，燒寫軟件為STC-ISP。 買家可以通過轉換座（PLCC 轉DIP，買家另行配置）可以燒寫PLCC 等封裝的單片機。 出廠設置為AT89C/S 短接處7 個跳針帽端接，STC 短接處4 個懸空，用來燒寫ATMEL 公司的 芯片。當燒寫STC 單片機時把AT89C/S 短接處7 個跳針帽拔掉，STC 短接處4 個插上。
上傳時間： 2013-05-30
上傳用戶：euroford
目 錄 第一章 概述 3 第一節 硬件開發過程簡介 3 §1.1.1 硬件開發的基本過程 4 §1.1.2 硬件開發的規范化 4 第二節 硬件工程師職責與基本技能 4 §1.2.1 硬件工程師職責 4 §1.2.1 硬件工程師基本素質與技術 5 第二章 硬件開發規范化管理 5 第一節 硬件開發流程 5 §3.1.1 硬件開發流程文件介紹 5 §3.2.2 硬件開發流程詳解 6 第二節 硬件開發文檔規范 9 §2.2.1 硬件開發文檔規范文件介紹 9 §2.2.2 硬件開發文檔編制規范詳解 10 第三節 與硬件開發相關的流程文件介紹 11 §3.3.1 項目立項流程： 11 §3.3.2 項目實施管理流程： 12 §3.3.3 軟件開發流程： 12 §3.3.4 系統測試工作流程： 12 §3.3.5 中試接口流程 12 §3.3.6 內部驗收流程 13 第三章 硬件EMC設計規范 13 第一節 CAD輔助設計 14 第二節 可編程器件的使用 19 §3.2.1 FPGA產品性能和技術參數 19 §3.2.2 FPGA的開發工具的使用： 22 §3.2.3 EPLD產品性能和技術參數 23 §3.2.4 MAX + PLUS II開發工具 26 §3.2.5 VHDL語音 33 第三節 常用的接口及總線設計 42 §3.3.1 接口標準： 42 §3.3.2 串口設計： 43 §3.3.3 并口設計及總線設計： 44 §3.3.4 RS－232接口總線 44 §3.3.5 RS－422和RS－423標準接口聯接方法 45 §3.3.6 RS－485標準接口與聯接方法 45 §3.3.7 20mA電流環路串行接口與聯接方法 47 第四節 單板硬件設計指南 48 §3.4.1 電源濾波： 48 §3.4.2 帶電插拔座： 48 §3.4.3 上下拉電阻： 49 §3.4.4 ID的標準電路 49 §3.4.5 高速時鐘線設計 50 §3.4.6 接口驅動及支持芯片 51 §3.4.7 復位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調試端口設計及常用儀器 53 第五節 邏輯電平設計與轉換 54 §3.5.1 TTL、ECL、PECL、CMOS標準 54 §3.5.2 TTL、ECL、MOS互連與電平轉換 66 第六節 母板設計指南 67 §3.6.1 公司常用母板簡介 67 §3.6.2 高速傳線理論與設計 70 §3.6.3 總線阻抗匹配、總線驅動與端接 76 §3.6.4 布線策略與電磁干擾 79 第七節 單板軟件開發 81 §3.7.1 常用CPU介紹 81 §3.7.2 開發環境 82 §3.7.3 單板軟件調試 82 §3.7.4 編程規范 82 第八節 硬件整體設計 88 §3.8.1 接地設計 88 §3.8.2 電源設計 91 第九節 時鐘、同步與時鐘分配 95 §3.9.1 時鐘信號的作用 95 §3.9.2 時鐘原理、性能指標、測試 102 第十節 DSP技術 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點與應用 109 §3.10.3 TMS320 C54X DSP硬件結構 110 §3.10.4 TMS320C54X的軟件編程 114 第四章 常用通信協議及標準 120 第一節 國際標準化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節 硬件開發常用通信標準 122 §4.2.1 ISO開放系統互聯模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標準 125 §4.2.4 V系列標準 125 §4.2.5 TIA/EIA 系列接口標準 128 §4.2.5 CCITT X系列建議 130 參考文獻 132 第五章 物料選型與申購 132 第一節 物料選型的基本原則 132 第二節 IC的選型 134 第三節 阻容器件的選型 137 第四節 光器件的選用 141 第五節 物料申購流程 144 第六節 接觸供應商須知 145 第七節 MRPII及BOM基礎和使用 146
標簽： 硬件工程師
上傳時間： 2013-05-28
上傳用戶：pscsmon
要使EMI濾波器對EMI信號有最佳的衰減特性，設計與開關電源共模、差模噪聲等效電路端接的EMI濾波器時，就要分別設計抗共模干擾濾波器和抗差模干擾濾波器才能收到滿意的效果。
標簽： 共模電感
上傳時間： 2013-06-25
上傳用戶：linlin
個人整理的Protel高頻布線技巧，涉及高頻自動布線和端接介紹
上傳時間： 2013-09-18
上傳用戶：qitiand
<rt id="2mi22"></rt>
<rt id="2mi22"></rt>