這是一個(gè)DWT的Verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸
標(biāo)簽： DWT Verilog FPGA code
上傳時(shí)間： 2014-08-09
上傳用戶：xc216
這是解復(fù)數(shù)系方程組的全主元高斯消去法。用c實(shí)現(xiàn)的
標(biāo)簽： 方程 高斯
上傳時(shí)間： 2014-01-26
上傳用戶：685
病史：患者系21歲女性，發(fā)現(xiàn)腎功能損害3年余，雙下肢水腫3個(gè)月，胸悶，嘔吐3天。現(xiàn)稍感頭暈，
標(biāo)簽：
上傳時(shí)間： 2016-05-23
上傳用戶：源弋弋
DSP與單片機(jī)或ARM的HPI接口例程(適用在多機(jī)並聯(lián)時(shí)用)
標(biāo)簽： DSP ARM HPI 單片機(jī)
上傳時(shí)間： 2014-01-06
上傳用戶：陽光少年2016
數(shù)據(jù)結(jié)構(gòu)與算法分析c++語言描述答案pdf文檔 出版社 : 清華大學(xué)出版社 系列名 :世界著名計(jì)算機(jī)教材精選 作者: Larry Nyho
標(biāo)簽： Larry Nyho 出版社
上傳時(shí)間： 2014-01-04
上傳用戶：xauthu
倉庫管理繫統(tǒng)源碼,具有添加,查看,搜索,刪除等功能
標(biāo)簽： 搜索 刪除
上傳時(shí)間： 2013-12-26
上傳用戶：hfmm633
微 型 計(jì) 算 機(jī) 存 儲(chǔ) 器 系 統(tǒng) 結(jié) 構(gòu)
上傳時(shí)間： 2016-06-03
上傳用戶：txfyddz
一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
標(biāo)簽： FPGA 1966 FFT 計(jì)算機(jī)
上傳時(shí)間： 2013-12-25
上傳用戶：hoperingcong
圖 書 管 理 系 統(tǒng) 源 碼 （ java )
標(biāo)簽： java
上傳時(shí)間： 2014-12-06
上傳用戶：dongbaobao
采用小波系數(shù)極大值跟蹤法去除圖像噪聲,建立了尺度間小波系數(shù)極大值跟蹤矩陣,標(biāo)識(shí)出小波系 數(shù)極大值的信噪屬性,剔除了噪聲部分對(duì)應(yīng)小波系數(shù)極大值,從而抑制了噪聲污染
標(biāo)簽： 極大值 小波系數(shù) 圖像 分
上傳用戶：66666
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
