亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

紅外線報警器

  • LDPC碼編碼器FPGA實現研究

    LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下,結合連續相位MSK調制,滿足歸一化信噪比SNR=2dB時,系統誤碼率低于10-4。根據課題背景,本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比,編碼復雜度大,成為編碼硬件實現的一個障礙;論文針對實際系統的預期指標,通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析,基于1/2碼率,1024和2048兩種幀長,設計了三種編碼器的備選方案,分別為直接下三角編碼器,串行準循環編碼器和二階準循環編碼器。 對于每種編碼器,分別設計了其整體結構,并對每種編碼器的功能模塊進行深入研究,設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真;根據時序仿真結果和綜合報告對三種編碼方案進行比較,最終選擇串行準循環編碼器作為硬件實現的編碼方案。 最后,在FPGA中硬件實現了串行準循環編碼器并對其進行測試,利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。

    標簽: LDPC FPGA 編碼器 實現研究

    上傳時間: 2013-08-02

    上傳用戶:林魚2016

  • LDPC碼譯碼器FPGA實現研究

    LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動,成為研究的熱點。隨著研究的不斷深入和技術的發展,目前,LDPC碼已經被多個通信系統定為信道編碼方案,并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大,譯碼時序控制復雜,如何實現LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現LDPC碼譯碼器為研究目標,主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法,并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證,選出適合硬件實現的譯碼方案。結合通信系統,對譯碼算法進行仿真分析,確定了譯碼算法的各個參數值和譯碼量化方案。 在系統仿真分析論證的基礎之上,以歸一化最小和譯碼算法為理論方案,利用硬件描述語言編寫譯碼功能模塊,并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器,利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證,最后模擬通信系統完成了譯碼器的硬件測試。

    標簽: LDPC FPGA 譯碼器 實現研究

    上傳時間: 2013-04-24

    上傳用戶:1234567890qqq

  • 利用AD650壓頻轉換器設計頻壓轉換器

    利用AD650壓頻轉換器設計頻壓轉換器:

    標簽: 650 AD 壓頻轉換器 轉換器

    上傳時間: 2013-06-03

    上傳用戶:pinksun9

  • SEED-XDS560PLUS仿真器驅動

    SEED-XDS560PLUS仿真器驅動

    標簽: SEED-XDS PLUS 560 仿真器

    上傳時間: 2013-06-16

    上傳用戶:tyler

  • 四電壓比較器LM339的典型應用實例

    四電壓比較器LM339的典型應用實例: LM339集成塊內部裝有四個獨立的電壓比較器,該電壓比較器的特點是:1)失調電壓小,典型值為2mV;2)電源電壓范圍寬,單電源為2-36V,雙電源電壓為±1V-

    標簽: 339 LM 四電壓比較器 典型

    上傳時間: 2013-07-11

    上傳用戶:gaojiao1999

  • WiMAX接收機中AGC的算法研究和FPGA實現

    用戶對寬帶無線接入業務、尤其是對于寬帶無線化以及移動化的需求日益增加,使無線寬帶接入技術WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技術)應運而生、迅猛發展,成為這兩年業界關注的焦點。除了通常的互聯網接入應用外,它還將在提供IPTV和VOIP等寬帶業務方面取得成功,它還有可能成為一種先進的4G蜂窩電話技術。WiMAX未來將進入蜂窩電話、筆記本電腦和機頂盒等應用中。 本文在介紹WiMAX傳輸標準802.16d基礎上,詳細闡述了WiMAX接收機中信道解調芯片中的自動增益控制(Automatic Gain Control,AGC)部分。首先介紹了自動增益控制系統的基本組成和其主要特性指標,通過對一個步進式AGC的分析,得到AGC模型的輸出公式。然后針對WiMAX接收機內AGC系統中的模數轉換器以及AGC電路進行介紹和理論分析。本文采用SPW(Signal Processing WorkSystem)模型對AGC電路基本結構的算法分析,并結合仿真結果對AGC電路做了詳盡解說并對參數進行了解釋說明。 最后給出了基于SPW和FPGA(Field Programmable Gate Array)驗證的結果。通過SPW對AGC進行了單獨的性能測試,并結合整個系統的性能測試來說明AGC可以和系統的其他模塊協同工作。在FPGA測試中,可以證明用Verilog實現后AGC也同樣能較好的工作。 本文實現的基于導頻的步進式的數字AGC是針對WiMAX系統的自動增益控制電路提出的解決方案。此算法結合WiMAX系統的傳輸方式,提出的算法具有迅速鎖定信號的特點,能夠滿足WiMAX系統的要求。同時,由于各種關鍵參數設計為寄存器可配的方式,具有很好的靈活性,也就具有了更高的移植性,可以作為一種通用的數字AGC算法。

    標簽: WiMAX FPGA AGC 接收

    上傳時間: 2013-04-24

    上傳用戶:zhanditian

  • 熱電偶冷端溫度補償器的研制

    在溫差電偶實驗中,要保持冷端溫度恒定,通常是將其冷端置于冰水混和物中。這種方法需要制冰,實驗準備復雜,且效果也不很理想。對實驗進行改進,制作一臺冷端溫度補償器,用其取代冰水混和物。實踐證明,補償器工作

    標簽: 熱電偶 溫度 補償器

    上傳時間: 2013-05-27

    上傳用戶:hongmo

  • 基于JTAG口的ARM編程器研究與開發

    ARM微處理器的應用已經遍及工業控制、消費類電子產品、通信系統、網絡系統、無線系統等各類產品市場,占領了32位RISC微處理器75%以上的市場份額。 本文設計的基于JTAG接口的ARM編程器,以ARM微處理器作為CPU,利用其JTAG接口對Flash在線編程的技術,給以ARM為內核的應用板(數控系統硬件平臺)進行快速軟件升級。在分析相關技術的基礎上,給出了系統的總體設計方案,設計了系統的硬件和軟件。 首先詳細分析了JTAG技術、USB技術和Modem通信原理。編程器以USB口和RS-232口作為通信接口,以JTAG接口作為調試接口和編程接口。 其次,在分析編程器需求的基礎上,給出了系統的總體設計方案,選擇了主要的部件。系統硬件的核心部件采用了Philips LPC2144ARM芯片,擴展了JTAG接口、USB接口、Modem接口,同時又構造出了一個JTAG接口。該芯片具有SPI總線,采用與SPI兼容的外部Flash作為存儲器。編程器軟件在ADS集成開發環境下開發調試。 最后,對編程器技術實現上的不足作了分析和編程器設計的不完善之處作了總結,并對編程器的發展趨勢作了探討和展望。

    標簽: JTAG ARM 編程器

    上傳時間: 2013-06-16

    上傳用戶:mylinden

  • 基于STM32的雙極性逆變器軟件

    基于STM32的雙極性逆變器軟件,用于對逆變電源的研究,里面有雙極性SPWM數組的計算公式

    標簽: STM 32 雙極性 逆變器

    上傳時間: 2013-05-24

    上傳用戶:lx9076

  • 高效的CABAC解碼器設計及FPGA實現

    H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國際標準化組織/國際電工委員會)聯合推出的活動圖像編碼標準。作為最新的國際視頻編碼標準,H.264/AVC與MPEG-4、H.263等視頻編碼標準相比,性能有了很大提高,并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。基于上下文的自適應二進制算術編碼(Conrext-based Adaptive Binary Arithmetic Coding,CABAC)是H.264/AVC的兩個熵編碼方案之一,相對于另一熵編碼方案-CAVLC(基于上下文的自適應可變長編碼),CABAC具有更高的數據壓縮率:在同等編碼質量下要比CAVLC提高10%~15%的壓縮率。CABAC能實現很高的數據壓縮率,但這是以增加實現的復雜性為代價的。在已有的硬件實現方法上,CABAC的解碼效率并不高。 論文在深入研究CABAC解碼算法及其實現流程,并在仔細分析了H.264/AVC碼流結構的基礎上,總結出了影響CABAC解碼效率的各個環節,并以此為出發點,對CABAC解碼所需中的各個功能模塊進行了優化設計,設計出一種新的CABAC解碼器結構,相對于一般的CABAC解碼器,它的解碼效率得到了顯著提高。論文針對影響CABAC解碼過程的"瓶頸"問題一多次訪問存儲部件影響解碼速率,提出了新的存儲組織方式,并根據CABAC的碼流結構特性,采用4個子解碼器級聯的方式來進一步提高解碼速率。 最后,用Verilog語言對所設計的CABAC解碼器進行了描述,用EDA軟件對其進行了仿真,并在FPGA上驗證了其功能,結果顯示,該CABAC解碼器結構顯著提高了解碼效率,能夠滿足高檔次實時通訊的要求。

    標簽: CABAC FPGA 解碼器

    上傳時間: 2013-07-03

    上傳用戶:huazi

主站蜘蛛池模板: 时尚| 英超| 信丰县| 灌云县| 郯城县| 游戏| 含山县| 介休市| 罗山县| 曲水县| 广汉市| 吉水县| 连州市| 新野县| 上栗县| 武清区| 河北区| 日喀则市| 长葛市| 呼伦贝尔市| 上思县| 武川县| 桂东县| 承德县| 玉环县| 玉山县| 海门市| 洮南市| 裕民县| 米脂县| 泰安市| 广饶县| 循化| 松原市| 天柱县| 通城县| 湄潭县| 化德县| 阿城市| 永州市| 郸城县|