本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設(shè)計(jì)和FPGA實(shí)現(xiàn)，包括系統(tǒng)架構(gòu)設(shè)計(jì)、方案論證及仿真、算法實(shí)現(xiàn)、結(jié)果的測(cè)試等。 緒論部分首先闡明了本課題研究的背景和意義，概述了雷達(dá)數(shù)字脈沖壓縮系統(tǒng)的主要研究?jī)?nèi)容，關(guān)鍵技術(shù)及其發(fā)展趨勢(shì)，然后介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的要求，最后給出了本文的主要研究?jī)?nèi)容。 第二章敘述了線(xiàn)性調(diào)頻信號(hào)脈沖壓縮的基本原理，對(duì)系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)方法進(jìn)行了實(shí)時(shí)性方面的論證，并基于MATLAB做了仿真分析。 第三章從數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計(jì)方面將本系統(tǒng)劃分為三個(gè)部分：輸入部分、脈壓計(jì)算部分、輸出部分，并在流程圖中對(duì)各部分所要實(shí)現(xiàn)的功能做了介紹。 第四章首先總結(jié)了數(shù)字脈沖壓縮的實(shí)現(xiàn)途徑；提出了基于自定制浮點(diǎn)數(shù)據(jù)格式和分時(shí)復(fù)用蝶型結(jié)構(gòu)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)思想，對(duì)其關(guān)鍵技術(shù)進(jìn)行了深入的研究。 第五章對(duì)輸入輸出模塊的功能做了詳細(xì)的描述，設(shè)計(jì)了具體的結(jié)構(gòu)和電路。 第六章針對(duì)系統(tǒng)的測(cè)試驗(yàn)證，提出面向SOC的模塊驗(yàn)證和系統(tǒng)軟硬協(xié)同驗(yàn)證的驗(yàn)證策略。通過(guò)Link for Modelsim工具，實(shí)現(xiàn)MATAB與Modelsim之間對(duì)VHDL代碼的聯(lián)合仿真測(cè)試，通過(guò)在線(xiàn)邏輯分析工具ChipScope，完成系統(tǒng)的片上測(cè)試，并分析系統(tǒng)的性能，證明系統(tǒng)的可實(shí)用性。滿(mǎn)足設(shè)計(jì)的要求。 本文研制的數(shù)字脈沖壓縮處理器具有動(dòng)態(tài)范圍大、處理精度高、處理能力強(qiáng)、體積小、重量輕、實(shí)時(shí)性好的優(yōu)點(diǎn)，為設(shè)計(jì)高性能的現(xiàn)代雷達(dá)信號(hào)處理系統(tǒng)提供了可靠的保證。
標(biāo)簽： 線(xiàn)性調(diào)頻信號(hào) 脈沖壓縮
上傳時(shí)間： 2013-07-01
上傳用戶(hù)：lingduhanya
JPEG是聯(lián)合圖像專(zhuān)家組(Joint Picture Expert Group)的英文縮寫(xiě)，是國(guó)際標(biāo)準(zhǔn)化組織(ISO)和CCITT聯(lián)合制定的靜態(tài)圖像壓縮編碼標(biāo)準(zhǔn)。JPEG的基于DCT變換有損壓縮具有高壓縮比特點(diǎn)，被廣泛應(yīng)用在數(shù)據(jù)量極大的多媒體以及帶寬資源寶貴的網(wǎng)絡(luò)程序中。 動(dòng)態(tài)圖像的JPEG編解碼處理要求圖像恢復(fù)質(zhì)量高、實(shí)時(shí)性強(qiáng)，本課題就是針對(duì)這兩個(gè)方面的要求展開(kāi)的研究。該系統(tǒng)由圖像編碼服務(wù)器端和圖像解碼客戶(hù)端組成。其中，服務(wù)器端實(shí)時(shí)采集攝像頭傳送的動(dòng)態(tài)圖像，進(jìn)行JPEG編碼，通過(guò)網(wǎng)絡(luò)傳送碼流到客戶(hù)端；客戶(hù)端接收碼流，經(jīng)過(guò)JPEG解碼，恢復(fù)出原始圖像送VGA顯示。設(shè)計(jì)結(jié)果完全達(dá)到了實(shí)時(shí)性的要求。 本文從系統(tǒng)實(shí)現(xiàn)的角度出發(fā)，首先分析了系統(tǒng)開(kāi)發(fā)平臺(tái)，介紹FPGA的結(jié)構(gòu)特點(diǎn)以及它的設(shè)計(jì)流程和指導(dǎo)原則；然后從JPEG圖像壓縮技術(shù)發(fā)展的歷程出發(fā)，分析JPEG標(biāo)準(zhǔn)實(shí)現(xiàn)高壓縮比高質(zhì)量圖像處理的原理；針對(duì)FPGA在算法實(shí)現(xiàn)上的特點(diǎn)，以及JPEG算法處理的原理，按照編碼和解碼順序，研究設(shè)計(jì)了基于改進(jìn)的DA算法的FDCT和IDCT變換，以及按發(fā)生頻率進(jìn)行優(yōu)化的霍夫曼查找表結(jié)構(gòu)，并且從系統(tǒng)整體上對(duì)JPEG編解碼進(jìn)行簡(jiǎn)化，以提高系統(tǒng)的處理性能。最后，通過(guò)分析Nios嵌入式微處理器可定制特性，根據(jù)SOPC Builder中Avalon總線(xiàn)的要求，把圖像采集，JPEG圖像壓縮和網(wǎng)絡(luò)傳輸轉(zhuǎn)變成用戶(hù)自定義模塊，在SOPC Builder下把用戶(hù)自定義模塊添加到系統(tǒng)中，由Nios嵌入式軟核的控制下運(yùn)行，在FPGA芯片上實(shí)現(xiàn)整個(gè)JPEG實(shí)時(shí)圖像編解碼系統(tǒng)(soc)。 在FPGA上實(shí)現(xiàn)硬件模塊化的JPEG算法，具有造價(jià)低功耗低，性能穩(wěn)定，圖像恢復(fù)后質(zhì)量高等優(yōu)點(diǎn)，適用于精度要求高且需要對(duì)圖像進(jìn)行逐幀處理的遠(yuǎn)程微小目標(biāo)識(shí)別和跟蹤系統(tǒng)中以及廣電系統(tǒng)中前期的非線(xiàn)性編輯工作以及數(shù)字電影的動(dòng)畫(huà)特技制作，對(duì)降低成本和提高圖像處理速度兩方面都有非常重大的現(xiàn)實(shí)意義。通過(guò)在FPGA上實(shí)現(xiàn)JPEG編解碼，進(jìn)一步探索FPGA在數(shù)字圖像處理上的優(yōu)勢(shì)所在，深入了解進(jìn)行此類(lèi)硬件模塊設(shè)計(jì)的技術(shù)特點(diǎn)，是本課題的重要學(xué)術(shù)意義所在。
標(biāo)簽： FPGA JPEG 實(shí)時(shí)圖像 編解碼
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：shangdafreya
測(cè)試儀廣泛應(yīng)用于國(guó)民經(jīng)濟(jì)和國(guó)防建設(shè)的各個(gè)領(lǐng)域，是科研和生產(chǎn)不可或缺的重要裝備之一。其工作原理是由信號(hào)發(fā)生裝置向被測(cè)對(duì)象發(fā)送激勵(lì)信號(hào)，同時(shí)由信號(hào)采集與處理裝置通過(guò)傳感器采集被測(cè)對(duì)象的響應(yīng)信號(hào)，并送到上位機(jī)進(jìn)行數(shù)據(jù)分析和處理。本文研究采用靈活的現(xiàn)場(chǎng)可編程邏輯陣列FPGA為核心，協(xié)調(diào)整個(gè)儀器的運(yùn)轉(zhuǎn)，并采用先進(jìn)的USB總線(xiàn)技術(shù)，將信號(hào)發(fā)生、信號(hào)采集與處理有機(jī)地集成為一體的多功能測(cè)試儀。 本文的第一章介紹了測(cè)試儀及其研究應(yīng)用現(xiàn)狀，根據(jù)儀器的成本、便攜性和通用性要求不斷提高的發(fā)展趨勢(shì)，提出了本課題的研究任務(wù)和關(guān)鍵技術(shù)； 第二章從硬件和軟件兩個(gè)方面討論了測(cè)試儀的總體設(shè)計(jì)方案，并且分別詳述了電源模塊、USB模塊、FPGA模塊、DSP模塊、A/D模塊、D/A模塊這六個(gè)功能模塊的硬件設(shè)計(jì)； 第三章討論了USB模塊相關(guān)的軟件設(shè)計(jì)，其中包含USB固件設(shè)計(jì)、驅(qū)動(dòng)程序設(shè)計(jì)和客戶(hù)應(yīng)用程序設(shè)計(jì)三個(gè)方面的內(nèi)容，詳細(xì)論述了各部分軟件的架構(gòu)和主要功能模塊的實(shí)現(xiàn)。 第四章討論了主控器FPGA的設(shè)計(jì)，是本文的核心部分。先從總體上介紹了FPGA的設(shè)計(jì)方案，然后從MCU模塊、信號(hào)采集模塊、信號(hào)發(fā)生模塊三部分具體描述了其實(shí)現(xiàn)方式。軟件設(shè)計(jì)上采用了模塊化的設(shè)計(jì)思想，使得結(jié)構(gòu)清晰，可讀性強(qiáng)，易于進(jìn)一步開(kāi)發(fā)；并且靈活的使用了有限狀態(tài)機(jī)，大大提高了程序的穩(wěn)定性和運(yùn)行效率。 第五章介紹了DSP模塊的設(shè)計(jì)，討論了波形生成的原理及實(shí)現(xiàn)，并提出了與FPGA接口的方式。 第六章詳細(xì)描述了實(shí)驗(yàn)的步驟和結(jié)果，分別從單通道采樣和多通道采樣兩方面實(shí)驗(yàn)，驗(yàn)證了儀器的性能和設(shè)計(jì)的可行性。
上傳時(shí)間： 2013-06-25
上傳用戶(hù)：moqi
本文以VB 為主體開(kāi)發(fā)語(yǔ)言，實(shí)現(xiàn)了參數(shù)化設(shè)計(jì)凸輪和凸輪輪廓設(shè)計(jì)過(guò)程的動(dòng)畫(huà)仿真，既提高了凸輪設(shè)計(jì)效率，又益于計(jì)算機(jī)輔助教學(xué)。
標(biāo)簽： 凸輪機(jī)構(gòu) 參數(shù) 動(dòng)畫(huà)仿真
上傳時(shí)間： 2013-06-13
上傳用戶(hù)：www240697738
這是OpenCV最新的參數(shù)速查手冊(cè)，與以往手冊(cè)不同的是，該版本中增加了對(duì)GPU處理函數(shù)的使用說(shuō)明
標(biāo)簽： OpenCV 函數(shù) 速查手冊(cè)
上傳時(shí)間： 2013-07-10
上傳用戶(hù)：julin2009
遺傳算法是基于自然選擇的一種魯棒性很強(qiáng)的解決問(wèn)題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問(wèn)題，現(xiàn)已成為尋求滿(mǎn)意解的最佳工具之一。然而，較慢的運(yùn)行速度也制約了其在一些實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。利用硬件實(shí)現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線(xiàn)的特點(diǎn)，從而在很大程度上提高算法的運(yùn)行速度。 本文對(duì)遺傳算法進(jìn)行了理論介紹和分析，結(jié)合硬件自身的特點(diǎn)，選用了適合硬件化的遺傳算子，設(shè)計(jì)了標(biāo)準(zhǔn)遺傳算法硬件框架；為了進(jìn)一步利用硬件自身的并行特性，同時(shí)提高算法的綜合性能，本文還對(duì)現(xiàn)有的一些遺傳算法的并行模型進(jìn)行了研究，討論了其各自的優(yōu)缺點(diǎn)及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實(shí)現(xiàn)的粗粒度并行遺傳算法。 我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架，包括初始化群體、適應(yīng)度計(jì)算、選擇、交叉、變異、群體存儲(chǔ)和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接，并利用硬件描述語(yǔ)言編寫(xiě)源代碼實(shí)現(xiàn)各模塊功能。經(jīng)過(guò)功能仿真、綜合、布局布線(xiàn)、時(shí)序仿真和下載等一系列步驟，實(shí)現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問(wèn)題，給出了實(shí)驗(yàn)結(jié)果。這些硬件模塊可以被進(jìn)一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。 最后，本文對(duì)硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問(wèn)題進(jìn)行了討論，并對(duì)本課題未來(lái)的研究進(jìn)行了展望。
標(biāo)簽： FPGA 算法 硬件 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-07-22
上傳用戶(hù)：誰(shuí)偷了我的麥兜
隨著科學(xué)技術(shù)的發(fā)展，指紋識(shí)別技術(shù)被廣泛應(yīng)用到各種不同的領(lǐng)域。對(duì)于一般的指紋識(shí)別系統(tǒng)，其設(shè)計(jì)要求具有很高的實(shí)時(shí)性和易用性，因此識(shí)別算法應(yīng)該具有較低的復(fù)雜度，較快的運(yùn)算速度，從而滿(mǎn)足實(shí)時(shí)性的要求。所以有必要根據(jù)不同的識(shí)別算法采用不同的實(shí)現(xiàn)平臺(tái)，使得指紋識(shí)別系統(tǒng)具有較高的可靠性、實(shí)時(shí)性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門(mén)的概念。NiosⅡ是Altera．公司開(kāi)發(fā)的一種采用流水線(xiàn)技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內(nèi)部，與用戶(hù)自定義邏輯組建成一個(gè)基于FPGA的片上專(zhuān)用系統(tǒng)。 本文在綜合考慮各種應(yīng)用情況的基礎(chǔ)上，以網(wǎng)絡(luò)技術(shù)、數(shù)據(jù)庫(kù)技術(shù)、指紋識(shí)別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎(chǔ)，提出了一種有效可行的系統(tǒng)架構(gòu)方案。對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法和原理進(jìn)行了深入研究，合理的改進(jìn)了部分指紋識(shí)別算法；同時(shí)為了提高系統(tǒng)的實(shí)時(shí)性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實(shí)現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個(gè)方面： 1、對(duì)指紋圖像預(yù)處理、特征提取和特征匹配算法原理進(jìn)行闡述，同時(shí)改進(jìn)了指紋圖像的細(xì)化算法，提高了算法的性能，并設(shè)計(jì)了一套實(shí)用的指紋特征數(shù)據(jù)結(jié)構(gòu)； 2、針對(duì)指紋圖像預(yù)處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向?yàn)V波，采用基于FPGA的硬件電路的方式實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，在保證系統(tǒng)誤識(shí)率較低、可靠性高的基礎(chǔ)上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識(shí)別方法，提出采用多枚指紋唯一標(biāo)識(shí)身份，大大降低了識(shí)別系統(tǒng)的誤識(shí)率； 4、改進(jìn)了傳統(tǒng)的基于三角形匹配中獲取基準(zhǔn)點(diǎn)的方法，同時(shí)結(jié)合可變界限盒思想進(jìn)行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫(kù)技術(shù)和網(wǎng)絡(luò)技術(shù)，開(kāi)發(fā)了后臺(tái)指紋特征匹配服務(wù)系統(tǒng)，實(shí)現(xiàn)了嵌入式指紋識(shí)別系統(tǒng)同數(shù)據(jù)庫(kù)的實(shí)時(shí)信息交換。 實(shí)驗(yàn)結(jié)果表明，本文所提出的系統(tǒng)構(gòu)架方案有效可行，基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、擴(kuò)展性等方面具有獨(dú)特的優(yōu)勢(shì)，擁有廣闊的發(fā)展前景。
標(biāo)簽： FPGA 嵌入式 指紋識(shí)別 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：15528028198
軟件無(wú)線(xiàn)電(SDR，Software Defined Radio)由于具備傳統(tǒng)無(wú)線(xiàn)電技術(shù)無(wú)可比擬的優(yōu)越性，已成為業(yè)界公認(rèn)的現(xiàn)代無(wú)線(xiàn)電通信技術(shù)的發(fā)展方向。理想的軟件無(wú)線(xiàn)電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開(kāi)放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線(xiàn)，通過(guò)軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對(duì)射頻(RF)進(jìn)行采樣的技術(shù)尚未實(shí)現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號(hào)與輸入采樣信號(hào)在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號(hào)頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱(chēng)為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無(wú)線(xiàn)電通信設(shè)備的關(guān)鍵部什。大規(guī)?？删幊踢壿嬈骷膽?yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計(jì)帶來(lái)極大的靈活性?；贔PGA的數(shù)字變頻器設(shè)計(jì)是深受廣大設(shè)計(jì)人員歡迎的設(shè)計(jì)手段。本文的重點(diǎn)研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的，因此，本文對(duì)數(shù)字上變頻器也作適當(dāng)介紹。 第一章簡(jiǎn)要闡述了軟件無(wú)線(xiàn)電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實(shí)現(xiàn)方法，即基于查找表和基于CORDIC算法的實(shí)現(xiàn)。對(duì)CORDIc算法作了重點(diǎn)介紹，給出了傳統(tǒng)算法和改進(jìn)算法，并對(duì)基于傳統(tǒng)CORDIC算法的NCO的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真。 第三章介紹了變速率采樣技術(shù)，重點(diǎn)介紹了軟件無(wú)線(xiàn)電中廣泛采用的級(jí)聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法，對(duì)前者進(jìn)行了基于Matlab的理論仿真和FPGA實(shí)現(xiàn)的EDA仿真，后者只進(jìn)行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無(wú)線(xiàn)電中廣泛采用的半帶(half-band，HB)濾波器，對(duì)基于分布式算法的半帶濾波器的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真，最后簡(jiǎn)要介紹了FIR的多相結(jié)構(gòu)。 第五章對(duì)數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析，給出了一個(gè)噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺(tái)中頻數(shù)字化應(yīng)用中的一個(gè)實(shí)例，給出了測(cè)試結(jié)果，重點(diǎn)介紹了下變頻器的：FPGA實(shí)現(xiàn)，其對(duì)應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對(duì)從事該領(lǐng)域設(shè)計(jì)的技術(shù)人員具有一定參考價(jià)值。
標(biāo)簽： 軟件無(wú)線(xiàn)電 數(shù)字下變頻 技術(shù)研究
上傳時(shí)間： 2013-06-09
上傳用戶(hù)：szchen2006
軟件無(wú)線(xiàn)電(Software Radio)具有高度靈活性、開(kāi)放性，很容易實(shí)現(xiàn)與現(xiàn)有和未來(lái)多種電臺(tái)的兼容，能最大限度的滿(mǎn)足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無(wú)線(xiàn)電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運(yùn)算速率的能力越來(lái)越受到重視。本文主要研究了基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的軟件無(wú)線(xiàn)電信道化中頻接收技術(shù)設(shè)計(jì)與實(shí)現(xiàn)。 首先介紹了軟件無(wú)線(xiàn)電的基本概念以及其發(fā)展?fàn)顩r，深入討論了軟件無(wú)線(xiàn)電的基本理論，主要介紹了設(shè)計(jì)中所用到的帶通采樣技術(shù)、信號(hào)的抽取技術(shù)與多相濾波技術(shù)。 然后簡(jiǎn)要介紹了信道化中頻接收機(jī)的射頻(Radio Frequency，RF)前端接收技術(shù)，設(shè)置寬中頻超外差接收機(jī)射頻前端的設(shè)計(jì)指標(biāo)，給出了改進(jìn)的實(shí)信號(hào)濾波器組低通型實(shí)現(xiàn)結(jié)構(gòu)，并依此推導(dǎo)和建立了實(shí)信號(hào)多相濾波器組信道化中頻接收機(jī)的數(shù)學(xué)模型。 最后基于EP1S80開(kāi)發(fā)平臺(tái)實(shí)現(xiàn)了實(shí)信號(hào)多相濾波器組信道化的中頻接收機(jī)。給出了多相濾波器、抽取運(yùn)算、FFT運(yùn)算、信道劃分以及復(fù)乘運(yùn)算的設(shè)計(jì)方案。仿真結(jié)果表明，該接收機(jī)能夠?qū)崿F(xiàn)對(duì)中頻信號(hào)的正確接收，驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性。
標(biāo)簽： 信道 中頻 仿真實(shí)現(xiàn) 收機(jī)設(shè)計(jì)
上傳時(shí)間： 2013-06-12
上傳用戶(hù)：qq521
感應(yīng)電機(jī)由于具有可靠性好、結(jié)構(gòu)簡(jiǎn)單、價(jià)格低廉和體積小等優(yōu)點(diǎn)，成為生產(chǎn)實(shí)踐中應(yīng)用最廣泛的一種電動(dòng)機(jī)。然而，感應(yīng)電機(jī)是一個(gè)多變量、強(qiáng)耦合、非線(xiàn)性的時(shí)變系統(tǒng)，這使得感應(yīng)電機(jī)的控制十分復(fù)雜，尤其是在對(duì)控制精度要求比較高的場(chǎng)合，設(shè)計(jì)出高精度的感應(yīng)電機(jī)控制系統(tǒng)變得非常困難。 針對(duì)高精度感應(yīng)電機(jī)控制較困難的問(wèn)題，本文分析了感應(yīng)電機(jī)的數(shù)學(xué)建模方法及電機(jī)控制策略問(wèn)題。在對(duì)感應(yīng)電機(jī)的數(shù)學(xué)模型進(jìn)行了數(shù)學(xué)推導(dǎo)的基礎(chǔ)上，在Matlab/Simulink平臺(tái)上建立了感應(yīng)電機(jī)的電機(jī)模型，提出了一種感應(yīng)電機(jī)控制系統(tǒng)仿真建模的新方法。對(duì)常用的數(shù)字脈寬調(diào)制方法進(jìn)行了數(shù)學(xué)推導(dǎo)及仿真研究，并將模糊控制理論應(yīng)用于感應(yīng)電機(jī)的變頻調(diào)速系統(tǒng)中，改善了傳統(tǒng)PI控制器超調(diào)較大、響應(yīng)較慢、魯棒性差的缺點(diǎn)。仿真結(jié)果驗(yàn)證模糊PI控制方案的優(yōu)越性。 在感應(yīng)電機(jī)建模仿真的基礎(chǔ)上，根據(jù)高精度感應(yīng)電機(jī)控制器的需求及FPGA的特點(diǎn)，本文提出感應(yīng)電機(jī)控制器的的設(shè)計(jì)方案。按照FPGA模塊化設(shè)計(jì)思想，將整個(gè)系統(tǒng)進(jìn)行了合理的劃分，對(duì)SVPWM、Park變換、模糊PI控制器、反饋速度測(cè)量等重要模塊的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了深入的研究。并在一些模塊算法的設(shè)計(jì)上提出了自己的思路。各模塊在Modelsim平臺(tái)上完成功能仿真后并下載到Spartan-3E開(kāi)發(fā)板上完成硬件驗(yàn)證。
標(biāo)簽： FPGA 感應(yīng)電機(jī) 控制器
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：tdyoung
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
