在pcb設計中，對于可制造性設計需要認真對待，值得大家學習
標簽： PCB 可制造性
上傳時間： 2013-06-07
上傳用戶：dialouch
·作者：[美]Michael D.Ciletti出版社：電子工業出版社 內容簡介：本書通過大量完整的實例講解了使用VerilogHDL進行超大規模集成電路設計的結構化建模方法、關鍵步驟和設計驗證方法等實用內容。全書共分11章，涵蓋了建模、結構平衡、功能驗證、故障模擬和邏輯合成等關鍵問題，還有合成后設計確認、定時分析及可測性設計等內容。
標簽： Verilog nbsp HDL 數字設計
上傳時間： 2013-06-19
上傳用戶：PresidentHuang
·書中包括的索引使你能夠根據自己的需要，直接閱讀你所關注的內容。主要內容包括：設計核心，關注嵌入核心和嵌入存儲器；系統集成和超大規模集成電路的設計問題；AC掃描、正常速度掃描和嵌入式可測試性設計；內建、自測試、含內存BIST、邏輯BIST及掃描BIST；虛擬測試套接字和隔離測試 ·重用設計，包括重用和隔離測試；用VSIA和IEEE P1500標準處理測試問題。 書中穿插的整幅圖解直接來自作者的教學材
標簽： 數字集成電路 嵌入式 內核
上傳時間： 2013-04-24
上傳用戶：sjb555
初始化SSD1963 STM32+SSD1963 驅動 4.3" LCD（ 480*272） 初始化代碼，已調試通過。
標簽： 1963 ssd 初始化
上傳時間： 2013-05-17
上傳用戶：W51631
proteus 7.10 漢化文件ISIS.dll、ARES.dll
標簽： proteus 7.10 漢化
上傳用戶：huxz911
漢化注釋，可以對所有的排列項進行詳細解釋，實用，實戰。。。
標簽： Protel se_sch 99 漢化
上傳時間： 2013-07-24
上傳用戶：xymbian
異步FIFO是用來適配不同時鐘域之間的相位差和頻率飄移的重要模塊。本文設計的異步FIFO采用了格雷（GRAY）變換技術和雙端口RAM實現了不同時鐘域之間的數據無損傳輸。該結構利用了GRAY變換的特點，使得整個系統可靠性高和抗干擾能力強，系統可以工作在讀寫時鐘頻率漂移達到正負300PPM的惡劣環境。并且由于采用了模塊化結構，使得系統具有良好的可擴充性。
標簽： FIFO GRAY RAM 適配
上傳時間： 2013-08-08
上傳用戶：13817753084
CPLD初始化程序,用于DSP5416與SAA7111A的時序控制初始化.
標簽： 7111A CPLD 5416 7111
上傳用戶：cc1915
使用FPGA實現直方圖基本處理——均衡化、規定化的例子
標簽： FPGA 直方圖 均衡
上傳時間： 2013-08-16
上傳用戶：bensonlly
自己做的FPGA下的頻率計模塊化設計 附有完整的程序和仿真圖紙
標簽： FPGA 頻率計 模塊化設計 仿真
上傳時間： 2013-08-20
上傳用戶：wanqunsheng
蟲蟲下載站版權所有 京ICP備2021023401號-1
